

發明專利說明書

200406045

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

92 23788

※申請案號：92123788

※申請日期：92年08月28日

※IPC分類：H01L 51/82

壹、發明名稱：

(中) 自動對準接點之突出間隔物

(外) Protruding spacers for self-aligned contacts

貳、申請人：(共 1 人)

1. 姓名：(中) 艾基爾系統股份有限公司

(英) AGERE SYSTEMS INC.

代表人：(中) 1.佛迪納德 羅梅諾

(英) 1.ROMANO, FERDINAND M.

地 址：(中) 美國賓夕法尼亞州亞林鎮美國公園路東北一一一〇號

(英) 1110 American Parkway N.E., Allentown, PA 18109, U.S.A.

國籍：(中英) 美國 U.S.A.

參、發明人：(共 3 人)

1. 姓名：(中) 科特 史丹樂

(英) STEINER, KURT GEORGE

地 址：(中) 美國賓州福吉爾斯威爾布桑高地七九二二號

(英) 7922 Blossom Heights, Fogelsville, PA 18051, USA

2. 姓名：(中) 葛瑞德 小吉伯森

(英) GIBSON, JR., GERALD W.

地 址：(中) 美國康乃狄克州丹柏立得文雪爾路六號

(英) 6 Devonshire Dr., Danbury, CT 06811, U.S.A.

3. 姓名：(中) 艾卓拉度 奎諾斯

(英) QUINONES, EDUARDO JOSE

地 址：(中) 美國佛羅里達州賽勒柏森吉特班德大道一〇一一號

(英) 1011 Jeater Bend Drive, Celebration, FL 34747, USA

肆、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 主張國際優先權：

發明專利說明書

200406045

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

92 23788

※申請案號：92123788

※申請日期：92年08月28日

※IPC分類：H01L 51/82

壹、發明名稱：

(中) 自動對準接點之突出間隔物

(外) Protruding spacers for self-aligned contacts

貳、申請人：(共 1 人)

1. 姓名：(中) 艾基爾系統股份有限公司

(英) AGERE SYSTEMS INC.

代表人：(中) 1. 佛迪納德 羅梅諾

(英) 1. ROMANO, FERDINAND M.

地址：(中) 美國賓夕法尼亞州亞林鎮美國公園路東北一一一〇號

(英) 1110 American Parkway N.E., Allentown, PA 18109, U.S.A.

國籍：(中英) 美國 U.S.A.

參、發明人：(共 3 人)

1. 姓名：(中) 科特 史丹樂

(英) STEINER, KURT GEORGE

地址：(中) 美國賓州福吉爾斯威爾布桑高地七九二二號

(英) 7922 Blossom Heights, Fogelsville, PA 18051, USA

2. 姓名：(中) 葛瑞德 小吉伯森

(英) GIBSON, JR., GERALD W.

地址：(中) 美國康乃狄克州丹柏立得文雪爾路六號

(英) 6 Devonshire Dr., Danbury, CT 06811, U.S.A.

3. 姓名：(中) 艾卓拉度 奎諾斯

(英) QUINONES, EDUARDO JOSE

地址：(中) 美國佛羅里達州賽勒柏森吉特班德大道一〇一一號

(英) 1011 Jeater Bend Drive, Celebration, FL 34747, USA

肆、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 美國 _____ ; 2002/09/03 ; 10/234,354 有主張優先權 _____

(1)

玖、發明說明

【發明所屬之技術領域】

本發明大半通常是與半導體產品及其形成方法有關。更尤其是，本發明與形成突出間隔物而能形成自動對準接點之方法及構造有關。

【先前技術】

在今日快速進展之半導體製造工業中，有持續不變之推力，降低晶片尺寸並增加晶片功能。另外一種說法為，有一推力加以增加整合位階並降低結合加以形成積體電路晶片之裝置之特徵大小。使用習知處理技術，接點之形成是藉經由一絕緣層加以形成一開口，且曝光及接觸一多矽之頂表面或其它相互連結引線，該引線例如可連接至基底中所成之源極/汲極區。藉由提供直接通過一絕緣層或如中介位階電介層之接點，直接接觸如源極/汲極區之基底區，自動對準接點(SAC)現在能增加整合位階。在各情況中，隨後以導電或半導體材料充填接點開口。

因設計規則允許更緊密之幾何形狀，及距離更接近之裝置組件，故要製造提供和源極/汲極區接觸而接近相關閘極構造之SAC是一種挑戰。閘極構造一向包含一閘極電介體。一閘極電極及形成在一電晶體通道之上對準之一堆疊之其它材料，其中之電晶體通道從形成在閘極構造對面上之源極/汲極區側邊加以延伸。閘極構造普通使用沿著閘極構造側壁所形成之電介間隔物。側壁間隔物一向由一種化物材料形

(2)

成。並在包含側壁間隔物上方之閘極構造之上共同形成一氮化物(氮化矽· Si_3N_4)膜。當使用蝕刻作業使SAC形成一開口，延伸穿過中介位階電介體並使接近閘極構造之源極/汲極區曝光時，由於氮化膜防止側壁間隔物被侵害而加以完成，因為氮化膜由不同材料形成並防抗用以蝕刻中介位階電介體之蝕刻化學物及條件，且這可能另外侵害氧化間隔物。如侵害到並移除部分側壁間隔物，並使閘極電極之側壁曝光，則一旦開口被充填一導電材料，將使源極/汲極區及閘極構造本身短路，使電晶體不能作用。使用氮化膜，防止這種短路發生。預期要加以蝕刻之中介位階電介體與預期要抑制蝕刻之氮化膜之間之蝕刻選擇率通常良好。因此，典型之自動對準接點製程利用中介位階電介體與氮化物或其它襯墊材料間之蝕刻選擇率。

然而，使用這些習知材料之SAC製程變成較不可製造，因設計規則允許當中作為前置金屬電介體使用所需之高密度電漿(HDP)電介體之較緊密幾何形狀。雖然HDP電介體能充填更進取性之縱橫比間隙，其對於氮化物襯墊材料之蝕刻選擇率通常較差。而且，進取性之設計規則現在提供這種SAC開口，形成在閘極構造較近處，並觸及源極/汲極區。因此，這製程對對準較敏感，而SAC開口之輕微失準可造成一使氮化物襯墊曝光之接點開口，該襯墊沿接鄰閘極構造側壁之氧化間隔物延伸。這使得閘極構造在用以蝕刻HDP電介體中之SAC開口之蝕刻製程期間更易受侵害。而且，習知之間隔物延伸至並終止於閘極構造頂表面處。由於一般之蝕刻物理

(3)

性質且氮化襯墊在間隔物頂部正好上方點處最薄，氮化物襯墊在間隔物頂部肘點處最易受腐蝕。如氮化層在此點被腐蝕，則在這肘點處逐漸變小至一點之下層間隔物可被侵害並使閘極構造之閘極電極一部位曝光。如果這樣，則當接點構造被充填一導體時，源極/汲極區將和閘極電極短路。

致力於這問題之一種方法在使用具遞增摻雜劑位準之中介位階電介電及/或使用如反應臭氧之氧化物之較低密度充填材料加以增進新HDP中介位階電介體及氮化層間之蝕刻選擇率。然而，這方法之缺點為較高摻雜劑濃度材料難以充填高縱橫比構造。在抑制氮化層侵害且因此防止短路之一高蝕刻選擇率及能充填高縱橫比開口之一電介材料間實在有得有失。與如摻雜硼或磷之氧化矽之高度摻雜電介層有關之另一缺點為必須將如同許多高階裝置之相關熱量累積維持在低於600或700°C之溫度。

因此有展現產生一方法及構造之需要，使自動對準之接點能觸及源極/汲極區，該源極/汲極區在閘極構造近處並防抗閘極構造與所觸及之源極/汲極區之間短路。

發明概述

本發明提出這些及其它需求且一方面提供用以形成半導體產品之一種方法。一典範方法包含在一表面之上形成一閘極構造，該閘極構造具一組相對之側壁並包含一位在下層表面上方之一最上犧牲層。各犧牲層及下層表面終止於相對側壁之側面。然後，沿著側壁形成氧化間隔物。然

(4)

後移除犧牲層，使得各側壁包含一突起於下層表面上方之突出部位，及因此，閘極構造。

本發明亦提供一種半導體產品，其包含一形成在半導體基底上方之閘極構造。閘極構造具一對相對之側壁及高度。含有一對電介間隔物，各間隔物沿一各別側壁延伸。間隔物各包含一高度大於閘極構造之間隔物，使得間隔物包含延伸在閘極構造上方之部位。

【發明內容】

在以下實例中，本發明提供一閘極構造，該構造具有一由犧牲材料所形成之上層及沿閘極構造，包含沿犧牲層之側壁所形成之氧化間隔物。形成氧化間隔物後，即移除犧牲上層，使得各氧化間隔物延伸在閘極構造頂表面上方，在移除犧牲層後保留該頂表面。一氮化矽層等可形成在閘極構造上方，含突出間隔物上方。這層薄可以一襯墊加以說明。例如，當然後形成自動對準接點，觸及閘極構造之源極/汲極區時，甚至當接點構造失準時，因突出間隔物與氮化物襯墊結合，防止間隔物侵害及閘極構造側壁曝光，而達成一更強而有力之製程。

第1圖為一表示形成在一基底上一系列薄膜之切面圖。這系列薄膜將被用以形成諸如為MOSFET閘，金屬氧化半導體場效電晶體之閘極構造基底3可為一諸如為摻雜或不摻雜矽，砷化鎵，或其它適當半導體基底材料之半導體基底。閘極電介體7是形成在基底3之表面5之上。可使用

(5)

各種適當之閘極電介體，如閘極氧化物，或一氧化物/氮化物或氧化物/含氧氮化物/氮化物之混合物。依裝置運作參數及形成電晶體之其它層薄之實際特性而定可使用各種厚度之閘極電介體7。閘極電極層9可為任何各種及適當半導體及/或用以形成電晶體閘極之導電材料。在一典範實施例中，閘極電極層9可為多晶矽。在另一典範實施例中，閘極電極層9可為在一多晶矽層上之矽化鈷層之一複合層。在還另一典範實施例中，閘極電極層9可為在一多晶矽層上矽化鎢之一複合層。在一特殊實施例中，上層矽化層厚度為800埃而多晶矽厚度為1000埃。這意圖只是作為範例，且可使用各種其它摻雜或不摻雜之單層或複合層且可含各種厚度，形成閘極電極層9。閘極電極層9包含頂表面11。硬罩幕層13是形成在閘極電極層9之頂表面11之上。硬罩幕層13可為一典範實施例中之氧化物，但在其它典範實施例中可使用其它適當之硬罩幕材料。硬罩幕層13包含上表面15。可使用各種習知及適當之形成製程加以產製各以上所提及之薄膜。

犧牲層17是形成在硬罩幕層13之上。在一典範實施例中，犧牲層17可為非結晶碳。非結晶碳為氫化碳且其形成厚度從1000至2500埃。在一典範實施例中，非結晶碳犧牲層17可額外摻雜氮。在一典範實施例中，犧牲層17厚度為18 / 1800埃。犧牲層17可使用一低功率PECVD(電漿加強式化學氣相沈積)製程加以形成。根據當中犧牲層17為非結晶碳之典範實施例中，可使用包含175-sccm丙烯， C_3H_6 ，2000sccm氮，6.5托壓力，1100瓦功率之RF及450°C溫度

(6)

之 PECVD 製程加以形成非結晶碳。這意圖只為範例並可使用各種其它流程、壓力、功率及溫度加以形成一非結晶碳膜。丁烷、甲烷，或其它種類可用以取代丙烯為碳源。犧牲層 17 亦可由其它材料所形成並使用其它方法。犧牲層 17 包含上表面 19。電介抗反射塗層 21 是形成在犧牲層 17 之上表面 19 之上。可使用各種材料為電介抗反射塗層，如應用材料公司之 DARCTM，諾發系統 (NOVELLUS Systems) 之 PEARL 及其它氫化矽含氧氮化物材料。電介抗反射塗層 21 包含頂表面 23。根據另一典範實施例。可使用其它抗反射塗層，並根據還另一典範實施例。可不需要一抗反射層。

現在翻至第 2 圖，表示一部份形成之閘極構造。如光阻劑之一感光層是形成在電介抗反射塗層 21 之頂表面 23 之上。可使用習知之光蝕刻技術使感光膜形成圖案並在閘極區 25 產製罩幕膜 24。然後使用一系列之蝕刻作業從其它區域 27 移除電介抗反射塗層 21，犧牲層 17 及硬罩幕層 13 部位，在閘極區 25 留下以上所提及層膜之部位而形成一閘極構造。根據一典範製程次序，可使用 CF_4/Ar 蝕刻，如第 2 圖中說明，加以蝕刻電介抗反射塗層 21。在其它典範實施例中可使用其它以 Freon 為主之蝕刻化學物。在還其它典範實施例中，可使用其它含氟之蝕刻劑氣體，如 NF_3 或 SF_6 。

接著以 O_2 蝕刻製程去除罩幕膜 24，而蝕刻犧牲層 17 從其它區 27 移除相同之罩幕膜。然後可使用各種適當之蝕刻製程，如第 13 圖中所示，從其它區域 27 蝕刻硬罩幕層 13 部位。在一實施例中，可使用以 Freon 為主之蝕刻化學物

(7)

，如 CF_4/Ar 。在其它典範實施例中，可使用其它含氟之蝕刻氣體，如 NF_3 或 SF_6 。用以從其它區域 27 移除硬罩幕層 13 之這步驟亦可部分或完全去除閘極區 25 內之電介抗反射塗層 21，因此使閘極區 25 中之犧牲層 17 曝光。

如第 3 圖中所示，可使用各種習知及適當製程，從其它區域 27 移除閘極電極層 9 且蝕刻製程或使用之製程將依所用材料而定，形成閘極電極層 9。在一典範實施例中，可使用 $\text{HBr}/\text{Cl}_2/\text{CF}_4$ 閘極蝕刻劑，但在其它實施例中，亦可使用其它適當之蝕刻化學物。在當中之閘極電介體為一氧化物之典範實施例中，藉由添加 O_2 至蝕刻化學物中，閘極蝕刻可終止於閘極電介體 7 上。如犧牲層 17 已曝光的話，這種 O_2 之添加可從閘極構造 50 移除犧牲層 17 部位。使用具有適當選擇率之專用蝕刻製程，此時可選擇移除閘極電介體 7。在這些蝕刻製已發生後，可使用如 O_2 去除之任何各種去除製程，從閘極構造之上移除任何殘留之電介抗反射塗層 21。除在閘極電介體上用以終止閘極電極蝕刻之以 O_2 為主之蝕刻劑外，這種去除製程可更降低犧牲層 17 之厚度。在當中之犧牲層 17 原始厚度 18 (第 1 圖中所示) 為 1800 埃之典範實施例中，厚度 28 大小可為 1200 - 1700 埃，而在一特殊實施例中可為 1500 埃。在其它典範實施例中，厚度 28 範圍可從 500 至 2000 埃。閘極構造 50 現在包含一為犧牲層 17 上表面 19 之頂表面，一可低如 140 奈米之高度 33 及寬度 31。在其它典範實施例中可使用其它尺度。閘極構造 50 亦包含實質上垂直之相對側壁 29。相對側壁 29，及因此之閘

(8)

極構造 50 含高度 33。

現在翻至第 4 圖，表示在形成習知之源極 / 汲極區 35 後之閘極構造 50。一薄電介間隔物膜是形成在第 3 圖中所示之構造之上，然後將它蝕刻加以形成相對之間隔物 39。在一典範實施例中，薄電介間隔物膜可形成厚度為 1000 埃，但在其它典範實施例中可使用其它薄膜厚度。在一典範實施例中，薄電介間隔物膜可為一氧化膜並可使用各種適當之氧化沈積技術加以形成薄膜。

在其它典範實施例中，從那裡所形成之薄電介間隔物膜及間隔物可由非摻雜氧化物外之材料形成。選定薄電介膜使其相對犧牲層 17 具不同之蝕刻特性。在當中之犧牲層 17 為非結晶碳之典範實施例中，薄電介間隔物膜例如可為一摻雜氧化物，氮化物，含氧氮化物，或碳化矽。薄電介間隔物膜及犧牲層間之差動蝕刻特性，使其能形成間隔物而不侵害犧牲層且使其亦能隨後移除犧牲層而不侵害間隔物。如第 5 圖中所見，這使其能形成突出間隔物。然而，簡要言之，以下說明將涵蓋當中之犧牲層 17 為非結晶碳且間隔物是由一氧化物形成之典範實施例。這只意為範例而已。

非結晶碳犧牲層之相當高之熱累積允許薄氧化間隔物膜形成在其之上。使用習知之蝕刻技術，然後從薄電介間隔物膜形成間隔物 39。一特別之非結晶碳對氧化物蝕刻選擇率允許間隔物緣退縮並形成氧化間隔物 39 而不致實質侵害非結晶碳之犧牲層 17。在間隔物形成製程期間，亦從其

(9)

它區域 27 移除閘極電介體 7，使表面 5 曝光，如在薄氧化間隔物膜沈積前未加以移除的話。在閘極區 25 內，於形成間隔物之蝕刻製程期間使犧牲層 17 曝光，但使其實質上原封未動，造成沿犧牲層 17 形成氧化間隔物 39 部位。氧化間隔物 39 形成一具有相對側壁 29 之相接邊界並實質向上延伸至犧牲層 17 之上表面 19 並在硬罩幕 13 之下層上表面 15 之上方。照這樣，側壁間隔物 39 包含實質上與閘極構造 50 相同之高度。由於其相當異常之蝕刻特性，可獨立移除薄氧化層及非結晶碳。

源極 / 汲極區 35 為自動對準構造且如今可使用使摻雜劑雜質導入基底 3 之表面 5 內之各種適當及習知方法加以形成。源極 / 汲極植體行經間隔物且因此在間隔物 39 下方之基底區中更淺，且直接毗鄰閘極構造 50。犧牲層 17 之存在有助於防止源極 / 汲極植體觸及閘極電極 9。通道 30 現在延伸在源極 / 汲極區 35 之間並在閘極構造 50 之下方。根據另一典範製程次序，如第 3 圖中所說明，源極 / 汲極區 35 可形成在構造內且因此形成在間隔物形成之前。

然後移除犧牲層 17。第 5 圖表示已移除犧牲層 17 後之第 4 圖構造。根據當中之犧牲層 17 是由非結晶碳所形成之典範實施例，可使用 O_2 蝕刻劑選擇性地移除非結晶碳犧牲層而使硬罩幕層 13 及側壁間隔物 39 保持原狀。根據其它典範實施例，可使用其它蝕刻製程加以移除非結晶碳犧牲層。移除非結晶碳犧牲層 17 後，突出部位 43 突起於閘極構造之上，即一旦移除犧牲層 17 而曝光之硬罩幕 13 之上表面 15

(10)

之上方。

根據當中之犧牲層是由其它材料所形成之還其它典範實施例，可使用各種適當之選擇性蝕刻製程加以移除犧牲層而實質上保留硬罩幕層13及氧化間隔物39。在實施蝕刻步驟後，氧化間隔物39各包含一延伸在硬罩幕層13之上表面15上方之突出部位43。照這樣，各氧化間隔物39包含一高度大於閘極構造50高度33之間隔物高度44。在形成氧化間隔物39時，突出部位43延伸在現有閘極構造50上方，其延伸距離大概等於現在所移除犧牲層17之前厚度28。

第6圖表示形成在第5圖中所示構造之上之氮化層47。氮化層47含厚度49，根據各種典範實施例，其厚度範圍可從200至2000埃。根據一典範實施例，另外移為氮化間隔物47之氮化層47可含500埃之厚度49。這只意在作為範例而已，在其它典範實施例中可使用各種其它厚度。氮化層47形成在基底3之表面5之上及閘極構造50之上。尤其是，氮化層47形成在硬罩幕13之表面15之上，氧化間隔物39之突出部位43之上及基底3之上。可使用各種適當及習知方法加以形成氮化層47。在其它典範實施例中，可取代氮化層47，使用其它適當之間隔物。這種間隔物最好是由防抗用以形成SAC開口之蝕刻化學物材料所形成。

第6圖亦說明接近距離54，這是從閘極電極層9一部位至間隔物39外部最接近之距離。接近距離54可依各典範實施例而變且在一典範實施例中，其範圍可在200至500埃之間。在某種意義上，在接近閘極構造50區域中用以形成一自動對準

(11)

接點之蝕刻製程期間，接近距離 54 代表邊際誤差之一種度量。接近距離 54 可代表必須加以移除，使閘極電極層 9 曝光之最薄材料量，且因此當使用一導電或半導體材料在蝕刻製程期間充填所形成之接點開口時會提供短路，其中之開口使閘極電極層 9 曝光。本發明一有利觀點為與當中之間隔物逐漸減小至一點並垂直終止在閘極構造頂部之習知佈置比較，接近距離為增加。依此方式，保護氮化層 47 位在更離開閘極電極材料而提供較寬之製程邊際且因此降低氮化層之腐蝕將使閘極電極層 9 曝光之可能性。

第 7 圖為一表示在接近彼此近處中所形成兩閘極構造 50 之另一切面圖。根據一典範實施例，閘極構造 50 間之距離 57 大小可為 140 奈米，該距離可與當中之閘極構造 50 (見第 3 圖) 之寬度 31 大小亦相同之設計規則一致。在其它典範實施例中可使用其它寬度 57。前置金屬電介體 56 及 58 是位在閘極構造之上且可由各種材料並使用各種技術加以形。在一典範實施例中，較低之前置金屬電介體 56 可為一未摻雜氧化物之 HDP (高密度電漿) 而上前置金屬電介體 58 可為一 PSG (磷矽酸玻璃) 電介體。

如第 6 和 7 圖中所說明，本發明之突出間隔物利用在閘極電極層 9 邊緣處所增加之間隔物厚度 (一較大接近距離 54)，產生增進之對準邊際。除沿氧化間隔物 39 側邊 62 延伸之氮化層 47 厚度外，與氧化間隔物 39 頂部之點 64 處之側緣及對角電介體厚度比較，突出間隔物在閘極電介層 9 之頂部角落 10 提供增加之側緣及對角電介體厚度。不具本發明之優點，在閘

(12)

極電極層9頂部角落10之側緣及對角電介體厚度將實質上如點64所示。因此以對準及形成SAC達成所增加之邊際誤差。

第7圖表示由虛線所示，任一位置之可能接點開口60，形成該開口，觸及形成在基底3內之源極/汲極區35。使用各種適當之光蝕刻及蝕刻技術可對準並形成可能之SAC接點開口60。在形成實際之接點開口後，隨後以一導電及/或半導體材料充填這個開口。可看到的是任意可能之SAC接點開口60含一側邊(左手側邊)，該側邊通常與一氧化間隔物39一致。如可能之SAC接點開口60稍微失準並形成較接近左手側邊之閘極電極50，使得更多氮化層47曝光，而形成可能之SAC接點開口60時，可看到的是含氮化層47之間隔物電介構造對閘極電極層9提供比習知間隔物構造較大程度之保護，該習知間隔物構造包含相同之一般形狀但只向上延伸至閘極電極層9之頂部角落10。當使用本發明之突出氧化間隔物所形成之構造更抗阻一旦充填如可能為開口60之開口時在閘極電極層9與源極/汲極區35之間造成短路之對準及/或蝕刻誤差時即達成一種更強而有力之SAC對準及蝕刻製程。

前項只是說明本發明之原理。因此了解到那些精熟技術者將想出雖然此處未明白加以說明或表示之各種佈置，使本發明之原理具體實現並包含在其範圍及精神內。而且，此處所述之所有實例及條件式言語主要明白意在只作為教學目的並幫助了解本發明原理及發明者進一步對技術所促成之觀念，且被解釋為不限於這種明確說明實例及條件促成。例如，犧牲層可由非結晶碳以外之材料所形成且間隔物可由氧化物

(13)

以外之材料所形成。

而且，此處所述之本發明原理，觀點，及實施例之所有聲明，及其特定實例意圖在包含其對等構造物及功能性。此外，其意圖為這種對等物包含當前已知之對等物及未來發展中之對等物，即不管構造，實施相同功能所發展之任何元件。因此本發明之範圍不意在限於此處所示及說明之典範實施例。而是，本發明之範圍與精神是由所附申請項目加以具體實現。

【圖式簡單說明】

當連同隨圖閱讀時，從以下之詳細說明可最佳了解本發明。強調的是，根據共同實務，圖式之各種特性不成比例增減。反之，為明瞭起見，各種特性之尺度可任意增減。在整份專利說明書及圖式中相同編號表示相同之特性。圖式中所含者如下圖：

第1-7圖各為切面圖並說明用以形成本發明突出間隔物之處理作業次序。第1圖表示形成在一基底之上之一薄膜堆疊；

第2圖表示已使用一蝕刻作業加以界定並形成部分本發明閘極構造後第1圖中所示之構造；

第3圖表示在已移除額外層膜而形成閘極構造後第2圖中之構造；

第4圖表示在已形成側壁間隔物及源極/汲極區後第3圖中之構造；

(14)

第 5 圖表示在已移除犧牲層而形成突出間隔物部位後第 4 圖中之構造；

第 6 圖表示已在構造之上形成一氮化襯墊後第 5 圖中之構造；以及

第 7 圖表示如第 6 圖中所示，形成在一基底上並提出一位在閘極構造之間之自動對準接點 (SAC) 開口之兩閘極構造。

在整份專利說明書及圖式中，相同編號表示相同特性。

主要元件對照表

3	基底
7	閘極電介體
5	表面
9	閘極電極層
11	頂表面
13	硬罩幕層
15	上表面
17	犧牲層
19	上表面
21	電介抗反射塗層
23	頂表面
24	罩幕膜
25	閘極區

(15)

27	區域
50	閘極構造
18	厚度
28	厚度
31	寬度
33	高度
29	側壁
35	源極 / 汲極區
39	間隔物
43	突出部位
44	高度
47	氮化層
49	厚度
54	接近距離
57	距離
56	前置金屬電介體
58	前置金屬電介體
62	側邊
10	頂部角落
64	點
60	接點開口
30	通道

伍、中文發明摘要

發明之名稱：自動對準接點之突出間隔物

突出於一閘極電極構造之頂部表面上方之一突出間隔物在用以形成自動對準接點之蝕刻製程期間，對閘極電極之曝光提供加強式之抗阻。突出間隔物可使用一非結晶碳之犧牲層，作為形成圖案之閘極電極構造之頂部層而形成。沿著閘極電極構造，包含沿著犧牲非結晶碳層，形成電介間隔物。電介間隔物實質上延伸至非結晶碳層之頂部。然後移除非結晶碳層，使得剩下之閘極構造包含具一突起部位之電介間隔物，該突出部位突出於剩下閘極構造之頂部表面上方。一氮化層可形成在閘極構造之上。這種構造防止閘極電極在自動對準接點形成期間曝光，且一旦充填接點開口時，防止短路。

陸、英文發明摘要

發明之名稱：Protruding spacers for self-aligned contacts

A protruding spacer that protrudes above the top surface of a gate electrode structure provides enhanced resistance to exposure of the gate electrode during the etch process used to form self-aligned contacts. The protruding spacer may be formed using an amorphous carbon sacrificial layer as the top layer of the patterned gate electrode structure. Dielectric spacers are formed alongside the gate electrode structure, including alongside the sacrificial amorphous carbon layer. The dielectric spacers extend substantially to the top of the amorphous carbon layer. The amorphous carbon layer is then removed such that the remaining gate structure includes dielectric spacers that have a protruding section that protrudes above the top surface of the remaining gate structure. A nitride layer may be formed over the gate structure. Such a structure prevents exposure of the gate electrode during the formation of self-aligned contacts, and shorting, once the contact openings are filled.

(1)

拾、申請專利範圍

1. 一種用以形成半導體產品之方法，包含：

在一表面之上形成一閘極構造，該閘極構造具一對相對之側壁並包含一位在下層表面之上之最上犧牲層，各該犧牲層及該下層表面終止於該相對側壁之側緣，

沿該側壁形成電介間隔物，以及

移除該犧牲層，因此使該下層表面曝光，使得各該側壁包含一突出於該下層表面上方之突出部位。

2. 如申請專利範圍第1項之方法，其中，該表面包含一基底表面且更包含：

在毗鄰該閘極構造之該基底表面中形成源極/汲極區，

在該閘極構造之上及該基底表面之上形成至少一電介層，以及

穿過該至少一電介層形成一開口，因此使該源極/汲極區中至少一區曝光。

3. 如申請專利範圍第2項之方法，更包含在該閘極構造之上形成一氮化膜，且其中，該開口之形成更包含穿過該氮化層形成該開口。

4. 如申請專利範圍第1項之方法，其中，該犧牲層為一非結晶膜。

5. 如申請專利範圍第4項之方法，其中，該閘極構造之形成包含使用電漿加強式化學氣相沈積法加以形成該非結晶碳。

6. 如申請專利範圍第5項之方法，其中，使用電漿加強

(2)

式化學氣相沈積法之該非結晶碳之形成包含使用丙烯， C_3H_6 ，作為源極氣體。

7. 如申請專利範圍第1項之方法，其中，該閘極構造之形成包含：

在該表面之上形成一閘極電介層，

在該閘極電介層之上形成至少一閘極電極層，

在該至少一閘極電極層之上形成一氧化硬罩幕層，該氧化硬罩幕層具一形成該下層表面之上表面，

在該硬罩幕層之上形成一非結晶碳層，作為該犧牲層，以及

在該犧牲層之上形成一電介抗反射塗層；然後

形成圖案，產生該閘極構造。

8. 如申請專利範圍第7項之方法，其中，該形成圖案包含以一感光材料加以塗覆，形成一在此包含一閘極區之圖案，然後實施至少一蝕刻作業在該閘極區以外區域中，從該表面之上加以移除至少該電介抗反射塗層，該犧牲層，該硬罩幕層，及該至少一閘極電極層。

9. 如申請專利範圍第1項之方法，其中，該犧牲層之該移除包含一實質上只蝕刻該犧牲層之選定 O_2 乾蝕刻劑。

10. 如申請專利範圍第1項之方法，其中，該閘極構造之形成包含在那裡形成一閘極電介層及一閘極電極層，該閘極電極層之形成包含在一多晶矽層之上形成一矽化鈷層。

11. 如申請專利範圍第1項之方法，其中，該閘極構造包含一由該犧牲層所形成之上表面，且在移除該犧牲層之前

(3)

，該側壁及該電介間隔物向上延伸至該上表面。

12. 如申請專利範圍第1項之方法，其中，該電介間隔物之形成包含在該閘極構造之上形成一氧化膜，且該氧化膜之移除部位因此使該犧牲層曝光，但實質上未侵害到該犧牲層。

13. 如申請專利範圍第1項之方法，其中，該閘極構造之形成包含形成一氧化硬罩幕膜，該膜具一形成該下層表面之上表面，該氧化硬罩幕膜終止於該側壁之側緣。

14. 一種半導體產品，包含一形成在半導體基底之上之閘極構造，該閘極構造具一對相對側壁與一第一高度及一對電介間隔物。各間隔物沿一各別側壁延伸且間隔物高度大於該第一高度。

15. 如申請專利範圍第14項之半導體產品，其中，該閘極構造包含一上表面且各該間隔物突出於該上表面上方。

16. 如申請專利範圍第15項之半導體產品，其中，各該間隔物突出於該上表面上方之距離範圍從550埃至2000埃。

17. 如申請專利範圍第15項之半導體產品，其中，該閘極構造包含位在那裡之上之一閘極電極層及一硬罩幕層，該上表面為該硬罩幕層之一表面。


18. 如申請專利範圍第14項之半導體產品，其中，該間隔物各含一通常為平面之襯墊表面，該表面與該各別側壁形成一相接部位且各間隔物包含一延伸在該各別側壁上之突出部位。

19. 如申請專利範圍第14項之半導體產品，更包含一形


(4)

成在該閘極構造之一上表面之上之非結晶碳層，各間隔物實質上向上延伸至該非結晶碳層之一頂部表面。


20. 如申請專利範圍第14項之半導體產品，更包含一形成在那裡之氮化層。




第1圖




第2圖




第3圖




第4圖



第5圖



第6圖



第7圖

陸、(一)、本案指定代表圖為：第6圖

(二)、本代表圖之元件代表符號簡單說明：

- 3 基底
- 7 閘極電介體
- 5 表面
- 9 閘極電極層
- 13 硬罩幕層
- 15 上表面
- 50 閘極構造
- 39 邊襯
- 43 突出部位
- 47 氮化層
- 49 厚度
- 54 接近距離
- 30 通道

柒、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無