

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2006-121827

(P2006-121827A)

(43) 公開日 平成18年5月11日(2006.5.11)

(51) Int. Cl.	F I	テーマコード (参考)
HO2J 7/00 (2006.01)	HO2J 7/00 S	5G003
HO1M 10/42 (2006.01)	HO1M 10/42 P	5G053
HO2H 5/04 (2006.01)	HO2H 5/04 E	5H030
HO2H 7/18 (2006.01)	HO2H 7/18	
HO2J 7/04 (2006.01)	HO2J 7/04 N	

審査請求 未請求 請求項の数 7 O L (全 10 頁)

(21) 出願番号 特願2004-307214 (P2004-307214)
 (22) 出願日 平成16年10月21日 (2004.10.21)

(71) 出願人 000006747
 株式会社リコー
 東京都大田区中馬込1丁目3番6号
 (74) 代理人 100085464
 弁理士 野口 繁雄
 (72) 発明者 牟田 素子
 東京都大田区中馬込1丁目3番6号 株式
 会社リコー内
 (72) 発明者 丹 国広
 東京都大田区中馬込1丁目3番6号 株式
 会社リコー内
 Fターム(参考) 5G003 AA01 BA01 CB02 CC02 FA04
 GA01
 5G053 AA14 BA06 CA02
 5H030 AA03 AA04 AA06 AS14 FF22


(54) 【発明の名称】 二次電池の保護回路

(57) 【要約】

【課題】 二次電池の保護回路においてサーミスタ素子による電力損失を低減する。

【解決手段】 二次電池6の充放電回路10bにソースとドレインが直列に接続された電流制御用トランジスタ14と、電流制御用トランジスタ14のゲートに接続され、正常温度状態では電流制御用トランジスタ14をオンできる状態にし、異常温度上昇状態では抵抗値が増加して電流制御用トランジスタ14がオフになる状態にするためのサーミスタ素子20と、電流制御用トランジスタ14のゲート、サーミスタ素子20間の端子22と電流制御用トランジスタ14のソースの間に設けられた電圧調整用抵抗素子24を備えている。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、

前記電流制御用トランジスタのゲートに接続され、正常温度状態では前記電流制御用トランジスタをオンできる状態にし、異常温度上昇状態では抵抗値が増加して前記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子と、

前記ゲート、前記サーミスタ素子間の端子と前記ソースの間に設けられた電圧調整用抵抗素子を備えた二次電池の保護回路。

【請求項 2】

異常充放電状態を検出するための異常検出回路をさらに備え、

前記異常検出回路の出力の少なくとも 1 つは前記サーミスタ素子を介して前記電流制御用トランジスタのゲートに接続されている請求項 1 に記載の二次電池の保護回路。

【請求項 3】

前記サーミスタ素子は P T C 素子である請求項 1 又は 2 に記載の二次電池の保護回路。

【請求項 4】

前記 P T C 素子はセラミック製のものである請求項 3 に記載の二次電池の保護回路。

【請求項 5】

二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、

前記電流制御用トランジスタのゲートに接続された電圧調整用抵抗素子と、

前記ゲート、前記電圧調整用抵抗素子間の端子と前記ソースの間に設けられ、正常温度状態では前記電流制御用トランジスタをオンできる状態にし、異常温度状態では抵抗値が低下して前記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子を備えた二次電池の保護回路。

【請求項 6】

異常充放電状態を検出するための異常検出回路をさらに備え、

前記異常検出回路の出力の少なくとも 1 つは前記電圧調整用抵抗素子を介して前記電流制御用トランジスタのゲートに接続されている請求項 5 に記載の二次電池の保護回路。

【請求項 7】

前記サーミスタ素子は N T C 素子又は C T R 素子である請求項 5 又は 6 に記載の二次電池の保護回路。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、過充電、放電過電流、充電過電流から二次電池を保護するための二次電池の保護回路に関し、特に、温度上昇状態では抵抗値が増加するサーミスタ素子、例えば P T C (Positive Temperature Coefficient) サーミスタ素子 (P T C 素子という) や、温度上昇状態では抵抗値が低下するサーミスタ素子、例えば N T C (Negative Temperature Coefficient) サーミスタ素子 (N T C 素子という) や C T R (Critical Temperature Resistor) サーミスタ素子 (C T R 素子という) を備えた保護回路に関するものである。

【背景技術】**【0002】**

各種携帯情報機器などに搭載される電池は、繰り返しの充放電が可能な二次電池が多く使用されており、二次電池の劣化の防止、長時間の電力供給、小型化、安価が重視されている。

従来から電池パックなどには、電気回路の短絡や誤った充電 (大電圧や逆電圧) 等で過電流が流れ、過度の発熱で電池が劣化損傷しないようにするための保護回路が搭載されている。

例えば、二次電池の充放電回路、すなわち二次電池と充電器や負荷が接続される外部接

10

20

30

40

50

続端子との間に、M O S トランジスタからなる電流制御用トランジスタを直列に挿入し、異常充電時に充電制御用の電流制御用トランジスタをオフ状態にして充電を停止し、異常放電時に放電制御用の電流制御用トランジスタをオフ状態にして放電を停止させるように構成された保護回路がある（例えば特許文献 1 を参照。）。

【 0 0 0 3 】

また、異常な温度上昇時に通電遮断を行なうために、二次電池の充放電回路に直列に、温度上昇状態では抵抗値が増加するサーミスタ素子、例えば P T C 素子を挿入した保護回路がある（例えば特許文献 2 を参照。）。P T C 素子は温度が上昇するにつれ抵抗値が増加し、一定の温度を超えると急激に抵抗値が増加するため、スイッチ特性を備えている。

【 0 0 0 4 】

図 5 に従来 of 保護回路の回路図を示す。

保護回路において、電池接続端子 2 a , 2 b 間に二次電池 6 が接続され、外部接続端子 4 a , 4 b 間に外部装置 8 が接続され、電池接続端子 2 a 、外部接続端子 4 a 間はプラス側の充放電回路 1 0 a により接続され、電池接続端子 2 b 、外部接続端子 4 b 間はマイナス側の充放電回路 1 0 b により接続されている。充放電回路 1 0 b に電流制御用トランジスタ 1 2 と電流制御用トランジスタ 1 4 が直列に接続されている。

【 0 0 0 5 】

充放電回路 1 0 a , 1 0 b 間に保護素子 1 6 が接続されている。保護素子 1 6 の電源電圧端子は抵抗素子 1 8 を介して充放電回路 1 0 a に接続され、グランド端子は電池接続端子 2 b 、電流制御用トランジスタ 1 2 間の充放電回路 1 0 b に接続され、充電器マイナス電位入力端子は外部接続端子 4 b 、電流制御用トランジスタ 1 4 間の充放電回路 1 0 b に抵抗素子 1 9 を介して接続されている。過放電検出力端子は電流制御用トランジスタ 1 2 のゲートに接続されている。過充電検出力端子は電流制御用トランジスタ 1 4 のゲートに接続されている。

電池接続端子 2 b と二次電池 6 の間に P T C 素子 4 2 が接続されている。

【 0 0 0 6 】

保護回路において電池の寿命を延ばすためには電力損失を低減する必要があるが、図 5 に示した従来技術では、充放電時に二次電池 6 と直列に接続されるのは主に充放電を制御する電流制御用トランジスタ 1 2 , 1 4 と P T C 素子 4 2 である。従来、二次電池パックに使用される、例えばポリ樹脂製の有機 P T C 素子は抵抗値が 4 0 m Ω ほどあり、抵抗値も電流量や温度の状態により一定ではない。電流制御用トランジスタ 1 2 , 1 4 のオン抵抗は 2 0 ~ 5 0 m Ω であり、P T C 素子 4 2 での抵抗値の割合は 1 / 2 ~ 1 / 3 程度と高い。電流は状態や製品により様々であるが、たとえば 2 A 程度である。

【 0 0 0 7 】

【特許文献 1】特開 2 0 0 1 - 6 1 2 3 2 号公報

【特許文献 2】特開平 1 0 - 9 8 8 2 9 号公報

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 8 】

従来 of 保護回路では、P T C 素子 4 2 が二次電池 6 に対して直列に接続されているので、充放電時は常時 P T C 素子 4 2 における電力損失があるという問題があった。

本発明は、サーミスタ素子による二次電池の電力損失を低減することができる保護回路を提供することを目的とするものである。

【課題を解決するための手段】

【 0 0 0 9 】

本発明にかかる二次電池の保護回路の第 1 態様は、二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、電流制御用トランジスタのゲートに接続され、正常温度状態では上記電流制御用トランジスタをオンできる状態にし、異常温度上昇状態では抵抗値が増加して上記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子と、上記ゲート、上記サーミスタ素子間の端子と上記ソースの間に

10

20

30

40

50

設けられた電圧調整用抵抗素子を備えているものである。

この態様において、サーミスタ素子は充放電回路に直列には接続されていない。

【0010】

本発明の保護回路の第1態様において、異常充放電状態を検出するための異常検出回路をさらに備え、上記異常検出回路の出力の少なくとも1つは上記サーミスタ素子を介して上記電流制御用トランジスタのゲートに接続されているようにしてもよい。

【0011】

また、上記サーミスタ素子の例としてPTC素子を挙げることができる。

さらに、上記PTC素子としてセラミック製のものを挙げることができる。

【0012】

本発明にかかる二次電池の保護回路の第2態様は、二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、上記電流制御用トランジスタのゲートに接続された電圧調整用抵抗素子と、上記ゲート、上記電圧調整用抵抗素子間の端子と上記ソースの間に設けられ、正常温度状態では上記電流制御用トランジスタをオンできる状態にし、異常温度状態では抵抗値が低下して上記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子を備えているものである。

この態様において、サーミスタ素子は充放電回路に直列には接続されていない。

【0013】

本発明の保護回路の第2態様において、異常充放電状態を検出するための異常検出回路をさらに備え、上記異常検出回路の出力の少なくとも1つは上記電圧調整用抵抗素子を介して上記電流制御用トランジスタのゲートに接続されているようにしてもよい。

【0014】

また、上記サーミスタ素子の例としてNTC素子又はCTR素子を挙げることができる。

【発明の効果】

【0015】

本発明の保護回路の第1態様では、二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、電流制御用トランジスタのゲートに接続され、正常温度状態では上記電流制御用トランジスタをオンできる状態にし、異常温度上昇状態では抵抗値が増加して上記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子と、上記ゲート、上記サーミスタ素子間の端子と上記ソースの間に設けられた電圧調整用抵抗素子を備え、サーミスタ素子を二次電池の充放電回路に直列に接続された電流制御用トランジスタのゲートに接続して、サーミスタ素子は充放電回路に直列には接続されていないようにしたので、サーミスタ素子による二次電池の電力損失を低減することができる。

さらに、図5に示した従来の保護回路では、PTC素子による電力損失や電圧降下を減らすためにPTC素子の抵抗を下げなければならない、サイズの大きいものを接続しなければならないが、本発明の保護回路の第1態様ではサーミスタ素子は充放電回路に直列には接続されていないので、サーミスタ素子の抵抗を極端には下げる必要はなく、サイズの小さいサーミスタ素子を用いることができる。

【0016】

さらに、異常充放電状態を検出するための異常検出回路を備え、上記異常検出回路の出力の少なくとも1つは上記サーミスタ素子を介して上記電流制御用トランジスタのゲートに接続されているようにすれば、異常検出回路により異常充放電を検出して二次電池の異常充放電を防止することができる。

【0017】

また、上述のように、図5に示した従来の保護回路ではPTC素子としてサイズの大きいものを接続しなければならない、電池パックの小型化に支障をきたしていたが、本発明の保護回路の第1態様において上記サーミスタ素子としてPTC素子を用いる場合、サーミスタ素子は充放電回路に直列には接続されていないのでサイズの小さいサーミスタ素子、

10

20

30

40

50

例えばセラミック製の PTC 素子を用いることができ、従来技術よりも小型かつ安価な保護回路を実現することができる。

【0018】

本発明の保護回路の第2態様では、二次電池の充放電回路にソースとドレインが直列に接続された電流制御用トランジスタと、上記電流制御用トランジスタのゲートに接続された電圧調整用抵抗素子と、上記ゲート、上記電圧調整用抵抗素子間の端子と上記ソースの間に設けられ、正常温度状態では上記電流制御用トランジスタをオンできる状態にし、異常温度状態では抵抗値が低下して上記電流制御用トランジスタがオフになる状態にするためのサーミスタ素子、例えばNTC素子又はCTR素子を備え、サーミスタ素子は充放電回路に直列には接続されていないようにしたので、サーミスタ素子による二次電池の電力損失を低減することができる。

さらに、サーミスタ素子は充放電回路に直列には接続されていないので、サーミスタ素子の抵抗を極端には下げる必要はなく、サイズの小さいサーミスタ素子を用いることができる。

【0019】

さらに、異常充放電状態を検出するための異常検出回路を備え、上記異常検出回路の出力の少なくとも1つは上記電圧調整用抵抗素子を介して上記電流制御用トランジスタのゲートに接続されているようにすれば、異常検出回路により異常充放電を検出して二次電池の異常充放電を防止することができる。

【発明を実施するための最良の形態】

【0020】

図1は第1態様の一実施例を示す回路図である。

保護回路は、電池接続端子2a, 2bと外部接続端子4a, 4bを備えている。電池接続端子2a, 2b間に二次電池6が接続され、外部接続端子4a, 4b間に外部装置8が接続される。電池接続端子2a、外部接続端子4a間はプラス側の充放電回路10aにより接続され、電池接続端子2b、外部接続端子4b間はマイナス側の充放電回路10bにより接続されている。二次電池6は例えばリチウムイオン電池であり、その定格電圧は例えば3.8V(ボルト)である。外部装置8としては、二次電池6の充電時には充電用電源として専用の充電器が接続され、放電時には二次電池6を電源として使用する各種の電子機器である負荷が接続される。

【0021】

充放電回路10bに、充電制御用スイッチ素子である電流制御用トランジスタ12と、放電制御用スイッチ素子である電流制御用トランジスタ14が直列に接続されている。この実施例では電流制御用トランジスタ12, 14としてNチャンネルMOSトランジスタを用いている。電流制御用トランジスタ12のソースはマイナス側の電池接続端子2bに接続され、電流制御用トランジスタ12, 14のドレインは互いに接続され、電流制御用トランジスタ14のソースはマイナス側の外部接続端子4bに接続されている。

【0022】

充放電回路10a, 10b間に保護素子(異常検出回路)16が接続されている。保護素子16として例えばR5426xxxxxxシリーズ(株式会社リコーの製品)を挙げることができる。保護素子16の電源電圧端子 V_{DD} は抵抗素子18を介して充放電回路10aに接続され、グランド端子 V_{SS} は電池接続端子2b、電流制御用トランジスタ12間の充放電回路10bに接続され、充電器マイナス電位入力端子 $V-$ は外部接続端子4b、電流制御用トランジスタ14間の充放電回路10bに抵抗素子19を介して接続されている。

保護素子16は、電源電圧端子 V_{DD} 、グランド端子 V_{SS} 間の電位差をモニタするための過充電検出回路及び過放電検出回路と、電源電圧端子 V_{DD} 、充電器マイナス電位入力端子 $V-$ 間の電位差をモニタするための放電過電流検出回路及び充電過電流検出回路を備えている。

【0023】

10

20

30

40

50

過放電検出出力端子 D_{OUT} は電流制御用トランジスタ 12 のゲートに接続されている。

過充電検出出力端子 C_{OUT} は PTC 素子 (サーミスタ素子) 20 を介して電流制御用トランジスタ 14 のゲートに接続されている。この実施例では PTC 素子 20 としてセラミック製のものを用いた。

PTC 素子 20 と電流制御用トランジスタ 14 のゲートの間の端子 22 と電流制御用トランジスタ 14 のソースの間に電圧調整用抵抗素子 24 が設けられている。電圧調整用抵抗素子 24 は電流制御用トランジスタ 14 のゲートに印加される電圧を調整するためのものである。

【0024】

保護素子 16 の制御により、許容範囲内での充放電時には過充電検出出力端子 C_{OUT} 及び過放電検出出力端子 D_{OUT} の出力は “H” レベルであり、電流制御用トランジスタ 12、14 がオンする。

充電時に保護素子 16 により過充電や過電流が検出されると、過充電検出出力端子 C_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 14 がオフする。

放電時に保護素子 16 により過放電や過電流が検出されると、過放電検出出力端子 D_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 12 がオフする。

【0025】

また、PTC 素子 20 は、正常温度状態において電流制御用トランジスタ 14 がオンする程度の電圧をゲートに供給できる状態の抵抗値をもつが、異常温度上昇状態では抵抗値が増加して、過充電検出出力端子 C_{OUT} の出力にかかわらず電流制御用トランジスタ 14 をオフにする。

具体的には、PTC 素子 20 の温度上昇により電流制御用トランジスタ 14 のゲート、ソース間に設けられた電圧調整用抵抗素子 24 に比べて PTC 素子 20 の抵抗が充分に大きくなると、過放電検出出力端子 C_{OUT} と電流制御用トランジスタ 14 のソースの電圧差は PTC 素子 20 と電圧調整用抵抗素子 24 の抵抗比に従うため、電流制御用トランジスタ 14 のゲート、ソース間の電圧が下がり、電流制御用トランジスタ 14 がオフする。これにより、二次電池 6 への電流が遮断されるため、二次電池 6 の劣化や損傷が起こる前に二次電池 6 への過電流を減少させることができる。

なお、放電時には電流制御用トランジスタ 14 がオフしても電流制御用トランジスタ 14 の寄生ダイオードを経由して電流が流れる。この場合、充電器マイナス電位入力端子 V- の電位が上がるので保護素子 16 が過電流を検知し、過放電検出出力端子 D_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 12 がオフして電流が遮断される。

【0026】

この実施例では、PTC 素子 20 を過充電検出出力端子 C_{OUT} と電流制御用トランジスタ 14 のゲートの間に接続し、充放電回路 10a、10b に直列には接続されていないようにしたので、正常な充放電時に微小な電流しか PTC 素子 20 を通らず、PTC 素子 20 による二次電池の電力損失を低減することができる。

さらに、PTC 素子 20 は充放電回路 10a、10b に直列には接続されていないので、PTC 素子 20 の抵抗を極端には下げる必要はなく、サイズの小さいサーミスタ素子、例えば小型のセラミック製 PTC 素子を用いることができる。

【0027】

図 2 は第 1 態様の他の実施例を示す回路図である。図 1 と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

保護回路において、電池接続端子 2a、2b 間に二次電池 6 が接続され、外部接続端子 4a、4b 間に外部装置 8 が接続され、電池接続端子 2a、外部接続端子 4a 間はプラス側の充放電回路 10a により接続され、電池接続端子 2b、外部接続端子 4b 間はマイナス側の充放電回路 10b により接続されている。充放電回路 10b に電流制御用トランジスタ 12 と電流制御用トランジスタ 14 が直列に接続されている。

【0028】

充放電回路 10a、10b 間に保護素子 16 が接続されている。保護素子 16 の電源電

10

20

30

40

50

圧端子 V_{DD} は抵抗素子 18 を介して充放電回路 10 a に接続され、グランド端子 V_{SS} は充放電回路 10 b に接続されている。過放電検出出力端子 D_{OUT} は電流制御用トランジスタ 12 のゲートに接続されている。過充電検出出力端子 C_{OUT} は電流制御用トランジスタ 14 のゲートに接続されている。

【0029】

充放電回路 10 b にはさらに、外部接続端子 4 b と電流制御用トランジスタのソースの間に N チャネル MOS トランジスタからなる電流制御用トランジスタ 26 が直列に接続されている。電流制御用トランジスタ 26 のゲートは PTC 素子 28 を介して充放電回路 10 a に接続されている。この実施例では PTC 素子 28 としてセラミック製のものを用いた。

10

サーミスタ素子 28 と電流制御用トランジスタ 26 のゲートの間の端子 30 と電流制御用トランジスタ 26 のソースの間に電圧調整用抵抗素子 32 が設けられている。電圧調整用抵抗素子 32 は電流制御用トランジスタ 26 のゲートに印加される電圧を調整するためのものである。

充電器マイナス電位入力端子 V^- は外部接続端子 4 b、電流制御用トランジスタ 26 間の充放電回路 10 b に抵抗素子 19 を介して接続されている。

【0030】

この実施例では、PTC 素子 28 は、正常温度状態において電流制御用トランジスタ 26 がオンする程度の電圧をゲートに供給できる状態の抵抗値をもつが、異常温度上昇状態では抵抗値が増加して、充放電回路 10 a の電圧にかかわらず電流制御用トランジスタ 26 をオフにする。具体的には、PTC 素子 28 の温度上昇により電流制御用トランジスタ 26 のゲート、ソース間に設けられた電圧調整用抵抗素子 32 に比べて PTC 素子 28 の抵抗が十分に大きくなると、過放電検出出力端子 C_{OUT} と電流制御用トランジスタ 26 のソースの電圧差は PTC 素子 28 と電圧調整用抵抗素子 32 の抵抗比に従うため、電流制御用トランジスタ 26 のゲート、ソース間の電圧が下がり、電流制御用トランジスタ 26 がオフする。これにより、二次電池 6 への電流が遮断されるため、二次電池 6 の劣化や損傷が起こる前に二次電池 6 への過電流を減少させることができる。

20

なお、放電時には電流制御用トランジスタ 26 がオフしても電流制御用トランジスタ 26 の寄生ダイオードを経由して電流が流れる。この場合、充電器マイナス電位入力端子 V^- の電位が上がるので保護素子 16 が過電流を検知し、過放電検出出力端子 D_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 12 がオフして電流が遮断される。

30

【0031】

この実施例では、PTC 素子 28 を電流制御用トランジスタ 26 のゲートに接続し、充放電回路 10 a、10 b に直列には接続されていないようにしたので、正常な充放電時に微小な電流しか PTC 素子 28 を通らず、PTC 素子 28 による二次電池の電力損失を低減することができる。

さらに、PTC 素子 28 は充放電回路 10 a、10 b に直列には接続されていないので、PTC 素子 28 の抵抗を極端には下げる必要はなく、サイズの小さいサーミスタ素子、例えば小型のセラミック製 PTC 素子を用いることができる。

【0032】

図 3 は第 2 態様の一実施例を示す回路図である。図 1 と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

40

この実施例が図 1 の実施例と異なる点は、電流制御用トランジスタ 14 のゲートと過充電検出出力端子 C_{OUT} の間に PTC 素子 20 に換えて電圧調整用抵抗素子 34 が接続されており、端子 22 と電流制御用トランジスタ 14 のソースの間に電圧調整用抵抗素子 24 に換えて NTC 素子（サーミスタ素子）36 が接続されている点である。

【0033】

この実施例では、NTC 素子 36 は、正常温度状態において電流制御用トランジスタ 14 がオンする程度の電圧をゲートに供給できる状態の抵抗値をもつが、異常温度上昇状態では抵抗値が低下して、過充電検出出力端子 C_{OUT} の出力にかかわらず電流制御用トラン

50

ジスタ 14 をオフにする。

具体的には、NTC素子 36 の温度上昇により電流制御用トランジスタ 14 のゲート、ソース間に設けられた電圧調整用抵抗素子 24 に比べて NTC素子 36 の抵抗が充分下がると、過放電検出出力端子 C_{OUT} と電流制御用トランジスタ 14 のソースの電圧差は NTC素子 36 と電圧調整用抵抗素子 24 の抵抗比に従うため、電流制御用トランジスタ 14 のゲート、ソース間の電圧が下がり、電流制御用トランジスタ 14 がオフする。これにより、二次電池 6 への電流が遮断されるため、二次電池 6 の劣化や損傷が起こる前に二次電池 6 への過電流を減少させることができる。

さらに、正常温度状態において、NTC素子 36 は高抵抗なので、電流制御用トランジスタ 14 の耐圧保護の機能も果たす。

なお、放電時には電流制御用トランジスタ 14 がオフしても電流制御用トランジスタ 14 の寄生ダイオードを経由して電流が流れる。この場合、充電器マイナス電位入力端子 $V-$ の電位が上がるので保護素子 16 が過電流を検知し、過放電検出出力端子 D_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 12 がオフして電流が遮断される。

【0034】

この実施例では、NTC素子 36 を電流制御用トランジスタ 26 のゲート、ソース間に接続し、充放電回路 10a, 10b に直列には接続されていないようにしたので、正常な充放電時に微小な電流しか NTC素子 36 を通らず、NTC素子 36 による二次電池の電力損失を低減することができる。

さらに、NTC素子 36 は充放電回路 10a, 10b に直列には接続されていないので、NTC素子 36 の抵抗を極端には下げる必要はない。

【0035】

図 4 は第 2 態様の他の実施例を示す回路図である。図 1、図 2 及び図 4 と同じ部分には同じ符号を付し、それらの部分の詳細な説明は省略する。

この実施例が図 4 の実施例と異なる点は、電圧調整用抵抗素子 34 及び NTC素子 36 が備えられておらず、充放電回路 10b にさらに電流制御用トランジスタ 26 が直列に接続され、電流制御用トランジスタ 26 のゲートが電圧調整用抵抗素子 38 を介して充放電回路 10a に接続され、電圧調整用抵抗素子 38 と電流制御用トランジスタ 26 のゲートの間の端子 30 と電流制御用トランジスタ 26 のソースの間に NTC素子 40 が設けられている点である。電圧調整用抵抗素子 38 は電流制御用トランジスタ 26 のゲートに印加される電圧を調整するためのものである。

【0036】

この実施例では、NTC素子 40 は、正常温度状態において電流制御用トランジスタ 26 がオンする程度の電圧をゲートに供給できる状態の抵抗値をもつが、異常温度上昇状態では抵抗値が低下して、充放電回路 10a の電圧にかかわらず電流制御用トランジスタ 26 をオフにする。具体的には、NTC素子 40 の温度上昇により電流制御用トランジスタ 26 のゲート、ソース間に設けられた電圧調整用抵抗素子 38 に比べて NTC素子 40 の抵抗が充分下がると、充放電回路 10a と電流制御用トランジスタ 14 のソースの電圧差は NTC素子 40 と電圧調整用抵抗素子 38 の抵抗比に従うため、電流制御用トランジスタ 26 のゲート、ソース間の電圧が下がり、電流制御用トランジスタ 26 がオフする。これにより、二次電池 6 への電流が遮断されるため、二次電池 6 の劣化や損傷が起こる前に二次電池 6 への過電流を減少させることができる。

さらに、正常温度状態において、NTC素子 40 は高抵抗なので、電流制御用トランジスタ 26 の耐圧保護の機能も果たす。

なお、放電時には電流制御用トランジスタ 26 がオフしても電流制御用トランジスタ 26 の寄生ダイオードを経由して電流が流れる。この場合、充電器マイナス電位入力端子 $V-$ の電位が上がるので保護素子 16 が過電流を検知し、過放電検出出力端子 D_{OUT} の出力が “L” レベルになって電流制御用トランジスタ 12 がオフして電流が遮断される。

【0037】

この実施例では、NTC素子 40 を電流制御用トランジスタ 26 のゲート、ソース間に

10

20

30

40

50

接続し、充放電回路 10 a , 10 b に直列には接続されていないようにしたので、正常な充放電時に微小な電流しか NTC 素子 40 を通らず、NTC 素子 40 による二次電池の電力損失を低減することができる。

さらに、NTC 素子 40 は充放電回路 10 a , 10 b に直列には接続されていないので、NTC 素子 40 の抵抗を極端には下げる必要はない。

【0038】

図 3 及び図 4 を参照して説明した両第 2 態様の実施例では、サーミスタ素子として NTC 素子を用いているが、第 2 態様はこれに限定されるものではなく、NTC 素子に換えて CTR 素子を用いてもよい。CTR 素子の特性により、温度上昇したある温度に対して急激に抵抗を下げることができ、スイッチ特性を向上させることができる。

10

【0039】

また、上記の実施例では、異常検出回路として、4 つの検出回路により過充電、過放電、充電過電流及び放電過電流を検出できる保護素子 16 を備えているが、異常検出回路はこれに限定されるものではなく、他の異常検出回路であってもよい。

また、上記の実施例では異常検出回路としての保護素子 16 を備えているが、本発明の保護回路はこれに限定されるものではなく、保護素子 16 を備えていない構成であってもよい。

【0040】

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

20

【図面の簡単な説明】

【0041】

【図 1】第 1 態様の一実施例を示す回路図である。

【図 2】第 1 態様の他の実施例を示す回路図である。

【図 3】第 2 態様の一実施例を示す回路図である。

【図 4】第 2 態様の他の実施例を示す回路図である。

【図 5】従来保護回路を示す回路図である。

【符号の説明】


【0042】

2 a , 2 b 電池接続端子
 4 a , 4 b 外部接続端子
 6 二次電池
 8 外部装置
 10 a プラス側の充放電回路
 10 b マイナス側の充放電回路
 12 , 14 , 26 電流制御用トランジスタ
 16 保護素子 (異常検出回路)
 16 a , 16 b 比較回路
 18 抵抗素子
 20 , 28 PTC 素子 (サーミスタ素子)
 22 , 30 端子
 24 , 32 , 34 , 38 電圧調整用抵抗素子
 36 , 40 NTC 素子 (サーミスタ素子)
 V_{DD} 電源電圧端子
 V_{SS} グランド端子
 V₋ 充電器マイナス電位入力端子
 C_{OUT} 過充電検出出力端子
 D_{OUT} 過放電検出出力端子


30

40


【図 1】




【図 2】



【図 3】



【図 4】



【図 5】

