## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開2018-164139

(P2018-164139A)

(43) 公開日 平成30年10月18日 (2018. 10. 18)

(51) Int.Cl. HO4N HO1L HO1L HO1L HO1L	5/367 27/146 29/786 21/8234 27/088	FI (2011.01) HO4N (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L (2006.01) HO1L 審査請求:	5/367 27/146 27/146 29/78 29/78 未請求 請求其	500 A E 618B 613Z 頁の数7 OL	テーマコー 4M118 5CO24 5FO48 5FO83 5F110 (全 45 頁)	ド (参考) 最終頁に続く
(21) 出願番号 (22) 出願日		特願2017-58989 (P2017-58989) 平成29年3月24日 (2017.3.24)	(71) 出願人 (72) 発明者 F <i>ターム</i> (参	000153878 株式会社半導体 神奈川県厚木市 塩川 将隆 神奈川県厚木市 半導体エネルキ 考)4M118 AA04 BA14 CB01 FA33 GC08 HA23 HA31 5C024 CX26 GY31		究所 地 地株式会社 BA05 BA07 CA32 CA34 CB14 FA06 GB11 GB18 HA02 HA22 HA26 HA30 GX15 GX24 終頁に続く

(54) 【発明の名称】 撮像装置および電子機器

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】長時間ノイズの補正時間を短縮することのでき る撮像装置を提供する。

【解決手段】第1の画像データを取得する機能を有する 撮像部と、露光時間を制御する機能を有する制御部と、 撮像部の温度を取得する機能を有する温度センサと、第 1の画像データを取得したときの露光時間および撮像部 の温度を入力データとして第2の画像データを生成する ニューラルネットワークを有する画像処理部と、を有し 、第1の画像データから第2の画像データを減算して、 第3の画像データを生成する撮像装置である。 【選択図】図1



【特許請求の範囲】 【請求項1】 撮像部と、制御部と、温度センサと、画像処理部と、を有する撮像装置であって、 前記撮像部は、第1の画像データを取得する機能を有し、 前記制御部は、前記撮像部における露光時間を制御する機能を有し、 前記温度センサは、前記撮像部の温度を取得する機能を有し、 前記画像処理部は、ニューラルネットワークを有し、 前記ニューラルネットワークは、第2の画像データを生成する機能を有し、 前記 画 像 処 理 部 は 、 前 記 第 1 の 画 像 デ ー タ か ら 前 記 第 2 の 画 像 デ ー タ を 減 算 し て 、 第 3 の 10 画像データを生成する機能を有する撮像装置。 【請求項2】 請求項1において、 前記ニューラルネットワークは、前記第1の画像データを取得したときの前記露光時間お よび前記温度を入力データとして前記第2の画像データを生成する機能を有する撮像装置 【請求項3】 請求項1または2において、 前記撮像装置は外部機器と接続するインターフェイスを有し、 前記ニューラルネットワークの重み係数は、前記外部機器から入力された値を用いる撮像 20 装置。 【請求項4】 請求項1乃至3のいずれか一項において、 前記撮像部は第4の画像データを取得する機能を有し、 前記画像処理部は、前記第4の画像データを取得したときの露光時間および前記撮像部の 温度を入力データとし、前記第4の画像データを教師データとして前記ニューラルネット ワークの重み係数を補正する機能を有する撮像装置。 【請求項5】 請求項1乃至4のいずれか一項において、 前記ニューラルネットワークは、積和演算素子を有し、 30 前記積和演算素子は、第1のトランジスタと、第2のトランジスタと、容量素子と、を有 する記憶回路を有し、 前記第1のトランジスタのソースまたはドレインの一方は、前記第2のトランジスタのゲ ートと電気的に接続され、 前記第1のトランジスタのソースまたはドレインの一方は、前記容量素子と電気的に接続 され、 前記第1のトランジスタは、チャネル形成領域に金属酸化物を有する撮像装置。 【請求項6】 請求項1乃至5のいずれか一項において、 前記撮像部の画素は、 40 チャネル形成領域に金属酸化物を有する第3のトランジスタと、 セレンまたはセレン化合物を有する光電変換素子と、 を有する撮像装置。 【請求項7】 請求項1乃至6のいずれか一項に記載の撮像装置と、表示装置と、を有する電子機器。 【発明の詳細な説明】 【技術分野】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明の一態様は、撮像装置に関する。

【 0 0 0 2 】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の 50

(2)

10

20

30

40

ー態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明 の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・ オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明 の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装 置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を ー例として挙げることができる。

【 0 0 0 3 】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置 全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、 表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

【背景技術】

【0004】

固体撮像素子を用いた撮像装置の性能が向上し、高感度の銀塩フィルムを用いる場合と同 様に低照度環境でも十分な画質が得られるようになってきている。また、基板上に形成さ れた酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、 酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路に用いる構成の撮像 装置が特許文献1に開示されている。

【先行技術文献】

【特許文献】

【 0 0 0 5 】

【特許文献1】特開2011-119711号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 6 】

しかしながら、撮像装置は特有の問題も抱えている。固体撮像素子の画素領域には画素数の数倍個のトランジスタが設けられるが、それらの全てが同一の電気特性を有するように 作製することは極めて困難である。

例えば、構造の不完全性や材料の不均一性に起因して、基準値よりもわずかにリーク電流 が高いトランジスタが点在することがある。このようなトランジスタが存在していても、 明るい環境下における比較的露光時間の短い撮像には影響しない。しかし、夜景や星空な どを撮像する場合においては、数秒から数十分間程度の露光を行うことがある。このよう な撮像条件では、前述したリーク電流が起因して、本来は黒レベルの画像となる領域に輝 点が発生してしまう。

[0008]

当該輝点は長時間ノイズとして知られており、撮像条件が同じであれば、同じレベルのノ イズが同じ領域に発生する。したがって、長時間ノイズの補正方法として、元画像のデー タから同条件で撮像した暗状態の画像データを減算処理する方法がとられている。ただし 、暗状態のデータの取得は元画像の撮像が終了後に続けて行うため、撮像時間は二倍とな り、撮像のスループットを妨げる問題がある。

【 0 0 0 9 】

したがって、本発明の一態様では、長時間ノイズの補正時間を短縮することのできる撮像 装置を提供することを目的の一つとする。または、スループットの高い撮像装置を提供す ることを目的の一つとする。または、低照度下での撮像が容易な撮像装置を提供すること を目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。 。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮 像装置などを提供することを目的の一つとする。または、新規な半導体装置などを提供す ることを目的の一つとする。

【0010】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一 50

(3)

態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題 は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図 面、請求項などの記載から、これら以外の課題を抽出することが可能である。 【課題を解決するための手段】 [0011]本発明の一態様は、ニューラルネットワークを用いて、長時間ノイズを低減した画像を得 る撮像装置に関する。 [0012]本発明の一態様は、撮像部と、制御部と、温度センサと、画像処理部と、を有する撮像装 置であって、撮像部は、第1の画像データを取得する機能を有し、制御部は、撮像部にお ける露光時間を制御する機能を有し、温度センサは、撮像部の温度を取得する機能を有し 、画像処理部は、ニューラルネットワークを有し、ニューラルネットワークは、第2の画 像 デ ー タ を 生 成 す る 機 能 を 有 し 、 画 像 処 理 部 は 、 第 1 の 画 像 デ ー タ か ら 第 2 の 画 像 デ ー タ を減算して、第3の画像データを生成する機能を有する撮像装置である。 [0013]ニューラルネットワークは、第1の画像データを取得したときの露光時間および温度を入 カデータとして第2の画像データを生成する機能を有する。 [0014]撮像装置は外部機器と接続するインターフェイスを有し、ニューラルネットワークの重み 係数は、外部機器から入力された値を用いることができる。 [0015]撮像部は第4の画像データを取得する機能を有し、画像処理部は、第4の画像データを取 得したときの露光時間および撮像部の温度を入力データとし、第4の画像データを教師デ ータとしてニューラルネットワークの重み係数を補正する機能を有する。 [0016]ニューラルネットワークは、積和演算素子を有し、積和演算素子は、第1のトランジスタ と、第2のトランジスタと、容量素子と、を有する記憶回路を有し、第1のトランジスタ のソースまたはドレインの一方は、第2のトランジスタのゲートと電気的に接続され、第 1のトランジスタのソースまたはドレインの一方は、容量素子と電気的に接続され、第1 のトランジスタは、チャネル形成領域に金属酸化物を有することができる。 撮像部の画素は、チャネル形成領域に金属酸化物を有する第3のトランジスタと、セレン またはセレン化合物を有する光電変換素子と、を有することができる。 【発明の効果】 [0018]本発明の一態様を用いることで、長時間ノイズの補正時間を短縮することのできる撮像装 置を提供することができる。または、スループットの高い撮像装置を提供することができ る。または、低照度下での撮像が容易な撮像装置を提供することができる。または、低消 費電力の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供するこ とができる。または、新規な撮像装置などを提供することができる。または、新規な半導 体装置などを提供することができる。 【図面の簡単な説明】 [0019]【
 図1】撮像装置および外部機器を説明するブロック図。 【図2】長時間ノイズおよびその除去を説明する図。 【図3】長時間ノイズの画像を分割した図。 【図4】ニューラルネットワークによる画像の生成を説明する図。 【図5】撮像装置で長時間ノイズを除去する動作を説明する図。 【図6】ニューラルネットワークの構成例を示す図。 【図7】半導体装置の構成例を示す図。

20

10

30

50

【図8】記憶回路の構成例を示す図。 【図9】メモリセルの構成例を示す図。 【図10】回路の構成例を示す図。 【図11】半導体装置の動作を説明するタイミングチャート。 【図12】画素回路を説明する図、および撮像の動作を説明するタイミングチャート。 【図13】撮像装置の画素の構成を示す図、および撮像装置のブロック図。 【図14】撮像装置の構成を示す断面図。 【図15】撮像装置の構成を示す断面図。 【図16】撮像装置の構成を示す断面図。 【図 1 7 】撮像装置を収めたパッケージの斜視図。 【図18】電子機器の構成例を示す図。 【発明を実施するための形態】 [0020]実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変 更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施 の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成 において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通 して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ ッチングを異なる図面間で適宜省略または変更する場合もある。 (実施の形態1) 本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。 本発明の一態様は、ニューラルネットワークを用いた画像生成機能を有する撮像装置であ る。 [0022]撮像装置では、長時間ノイズまたは固定パターンノイズと呼ばれる輝点が発生することが ある。 当該 輝点は、 トランジスタのリーク 電流に 起因 し、 画素の 電荷 保 持部の 電位が 変化 することにより発生する。 これまで、長時間ノイズの補正は、元画像である第1の画像データ取得後に同一の条件で 撮 像 し た 暗 状 態 の 第 2 の 画 像 デ ー タ を 取 得 し 、 第 1 の 画 像 デ ー タ か ら 第 2 の 画 像 デ ー タ を 減算することで行っていた。そのため、撮像時間が倍増することが問題となっていた。 [0024]本発明の一態様では、第2の画像データを事前の機械学習によって重みづけされたニュー ラルネットワーク用いて生成する。したがって、第2の画像データの撮像動作を省くこと ができる。その効果として、第1の画像データが長時間露光で取得された場合であっても 、短時間で第2の画像データを生成することができ、撮像のスループットを向上させるこ とができる。 [0025]図1は、本発明の一態様の撮像装置を説明するブロック図の一例である。撮像装置10は 、撮像部11と、制御部12と、演算部13と、画像処理部14と、温度センサ15と、 記憶部16と、記憶部17と、インターフェイス18を有する。これらの要素は互いに電 気的に接続されていており、必要に応じて信号およびデータの授受を行うことができる。 なお、いずれかの要素が他のいずれかの要素と電気的に接続していない場合もある。また 、いずれかの要素の機能を他の要素が有する場合がある。また、一つの要素の機能を複数 の要素に分散する場合もある。 [0026]

撮 像 部 1 1 は、 画 像 デ ー タ を 撮 像 す る 機 能 を 有 し 、 具 体 的 に は C M O S イ メ ー ジ セン サ な どを用いることができる。制御部12は、撮像にかかわる動作を制御する機能を有する。

20

10

30

10

20

30

40

演算部13は、撮像装置全体の動作に関わる演算を行う機能を有し、例えば中央演算処理 装置(CPU:Central Processing Unit)などを用いることが できる。画像処理部14は、画像に関するデータ処理を行う機能を有し、例えば画像処理 装置(GPU:Graphics Processing Unit)などを用いること ができる。また、画像処理部14は、画像データを生成するためのニューラルネットワー ク19を有する。温度センサ15は、撮像部の温度を取得する機能を有する。 【0027】

記憶部16は、撮像装置10に動作にかかわるプログラムや設定項目を保存する機能を有し、少なくとも一部は書き換え可能なメモリであることが好ましい。記憶部17は、撮像した画像等のデータを保存するためメモリであり、取り外し可能な記憶媒体であってもよい。インターフェイス18は、外部機器20を接続する機能を有する。

【0028】

外部機器20は、制御部21、画像処理部22、記憶部23などを有し、画像処理部22 はニューラルネットワーク19と同等の構成のニューラルネットワーク24を有する。な お、ニューラルネットワーク19、24はソフトウェアで構成してもよい。

【 0 0 2 9 】

ここで、前述した長時間ノイズの補正について説明する。図2(A)は、長時間の露光で 撮像したビルおよび空を含む夜景の画像30の一例である。例えば、露光時間を数秒以上 などの長時間としたとき、本来ならば黒レベルとなるべき空の領域に不自然な輝点31、 32が発生することがある。輝点31、32は長時間ノイズと呼ばれ、多くの場合、隣り 合う複数の画素が異常値を出力することで認識される。なお、長時間ノイズが出現する位 置および出現の条件は、製品によって異なる。

同一の製品で撮像した画像において、長時間ノイズは基本的に同じ領域に発生するが、原因が特定のトランジスタのリーク電流であるため、画像に現れるノイズの状態(明暗)は露光時間および温度に依存する。特に温度が高いとリーク電流が増加し、さらにそのリーク電流によって発熱するなどの悪循環が起こる。したがって、従来においては、機械式シャッタ等を用いて画像30と同条件で撮像した暗状態の画像35(図2(B)参照)を取得し、画像30のデータから画像35のデータを減算することにより、長時間ノイズを低減した画像37を取得する方法を用いていた(図2(C)参照)。

【0031】 しかしながら、この方法では、画像30を撮像した後に画像30と同じ露光時間で画像3 5の撮像を行うため、露光時間が倍増してしまう。また、画像30と画像35の撮像条件 において、露光時間は同じとすることができるが、温度は環境により変化するため、続け て撮像を行っても温度は異なってしまうことがある。したがって、本発明の一態様では、

て撮像を行っても温度は異なってしまうことがある。したがって、本発明の一態様では、 画像35を撮像動作で取得するのではなく、ニューラルネットワークを用いて生成する手 段を用いる。

【0032】

次に、ニューラルネットワークの機械学習について説明する。当該機械学習は、図1に示 す撮像装置10および外部機器20を用いて行うことができる。撮像装置10および外部 機器20はインターフェイス18を介して接続される。このとき、撮像装置10は、外部 機器20で撮像動作が行えるようになる。

まず、外部機器20の制御部21で撮像装置10を制御し、露光時間および温度をパラメータとした暗状態の画像データを複数取得する。ここで取得した画像データは、教師データとして外部機器20の記憶部23に格納する。そして、記憶部23に格納した教師データを読み出し、対応する露光時間および温度を入力データとして画像処理部22内のニューラルネットワーク24で学習を行う。

【0034】

なお、長時間ノイズが発生する領域は比較的容易に特定することができるが、長時間ノイ 50

画像全体に対して長時間ノイズにより輝点が発生する領域はわずかである。図3(A)は 暗状態の画像36を再帰的に分割し、長時間ノイズが発生する領域を特定した図である。 つまり、詳細な学習は、領域31bおよび領域32bに絞って行えばよいことになる。 [0036] また、図3(B)は領域32bを拡大した図であり、長時間ノイズの有無が画素レベルに 分別された様子を示している。さらに図3(C)乃至(E)に示すように画像の分割を行 い、長時間ノイズが発生する可能性のある画素を輝点が発生している画素およびその周辺 の画素に絞ることができる。最終的に一つの画素単位になるまで画像を分割してもよい。 複数の教師データを用いて、上述したように画像を分割して長時間ノイズの発生する可能 性のある画素およびその明暗を学習し、露光時間および温度を入力データとして長時間ノ イズが再現された画像がニューラルネットワーク24で生成できるようにする。 [0038]図4は、ニューラルネットワーク24で長時間ノイズを再現した画像を得る動作の流れを 説明する図である。入力情報40a、40bは、それぞれ撮像装置10で長時間ノイズを 除去する対象となる画像を取得したときの露光時間および温度に対応する。なお、入力情 報として、さらにISO感度を追加してもよい。 [0039]入力情報 4 0 a 、 4 0 b は、入力層 4 1 、 4 2 にそれぞれ入力され、重みづけされた情報 が中間層43の第1の層に入力される。ここで、中間層43は任意のノード数および層数 を有する。そして、中間層の最終層から出力された情報が出力層44に入力され、出力層 4 4 は、長時間ノイズを再現した画像 3 7 を構成する情報を出力する。 [0040]なお、ニューラルネットワーク24で生成する画像は、図4(A)に示す画像37のよう な全体画像とするほか、図4(B)に示す画像38、39のような局部的な画像、さらに 画像38、39を分割した画像の一部であってもよい。なお、画像38、39のような局 部的な画像の場合は、全体画像に対する位置を示すアドレス情報も付与される。元画像か ら減算処理を行う場合は、同じアドレスの領域のみを対象として行えばよい。  $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ また、ニューラルネットワーク24に画像を選択する動作を学習させてもよい。例えば、 図3(B)乃至図3(E)に示すような画像を教師データから抽出し、露光時間および温 度を入力データとして推定される長時間ノイズの画像を選択して出力できるようにする。 この場合、限られた数の画像の中から選択が行われるため、長時間ノイズの再現性が劣る 場合もあるが、画像を生成する動作が簡略化されるため、高速に動作させることができる 【0042】 ニューラルネットワーク24での学習が終了した後、確定した重み係数をニューラルネッ トワーク19に格納する。したがって、学習済みのニューラルネットワーク24と同じ動 作をニューラルネットワーク19で行えるようになる。なお、重み係数を記憶部16に格 納し、ニューラルネットワーク19を動作させる前に記憶部16から読み出してもよい。 また、前述した画像を選択する動作を行う場合は、教師データから抽出した複数の画像を 記憶部16に格納する。 ここまでの外部機器20を用いた学習動作および撮像装置10への重み係数の格納は、撮 像装置10の工場出荷前に行うことが好ましく、ユーザ側での作業は不要である。ただし 、より厳密に長時間ノイズを低減したい場合は、ユーザ側で暗状態の画像を撮像し、露光

(7)

ズの明暗の情報を得るための撮像データは膨大となり、教師データの取得に時間を要する 。そのため、複数の画像データの情報から外挿によって生成した画像データを教師データ

として用いてもよい。

10

20

30

40

時間および温度を入力データとし、当該画像を教師データとしてニューラルネットワーク 19の重み係数の補正を行ってもよい。この場合、撮像装置10には暗状態の撮像を行う ための機械式シャッタを設けることが好ましい。  $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 次に、撮像装置10における長時間ノイズ除去の動作の流れを図5に示すフローチャート を用いて説明する。 [0045]まず、撮像部11で第1の画像の撮像を行う(S1)。ここで第1の画像とは、撮像条件 を問わず、ユーザが撮像した画像である。このとき、第1の画像のデータは、画像処理部 14または記憶部16に一時的に格納される。 [0046]次に、第1の画像を撮像した条件(露光時間、温度)が長時間ノイズの発生する条件であ るか否かの判断を行う(S2)。長時間ノイズの発生しない条件(露光時間が短い、温度 が低いなど)である場合は、画像処理部14にて予め指定された画像フォーマットへの変 換などが行われ(S6)、記憶部17に保存される(S7)。 第1の画像を撮像した条件が長時間ノイズの発生する条件(露光時間が長い、温度が高い いなど)である場合は、長時間ノイズの除去動作を行う設定になっているか否かの確認を 行う(S3)。 [0048] 事前にユーザが長時間ノイズの除去動作を行わない設定にしている場合は、S6に進む。 長時間ノイズの除去を行う場合は、第1の画像データの撮像条件(露光時間、温度)を入 カデータとしてニューラルネットワーク19で第2の画像の生成を行う(S4)。このと き、第2の画像のデータは、画像処理部14または記憶部16に一時的に格納される。 [0049]次 に 、 画 像 処 理 部 1 4 で 第 1 の 画 像 の デ ー タ か ら 第 2 の 画 像 の デ ー タ を 減 算 す る 処 理 を 行 い、長時間ノイズを除去した第3の画像データを生成する。 そして、第3の画像データを画像処理部14で予め指定された画像フォーマットに変換し (S6)、記憶部17に保存する(S7)。  $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 以上の動作により、第1の画像から長時間ノイズを除去した画像の取得が完了する。 [0052]なお、図5のフローチャートにおいて、S2とS3の順序を入れ替えてもよい。また、S 2の判定がYesである場合は、S3を省略してS4に進んでもよい。 また、温度変化がない前提で、S1で同じ露光時間で複数の第1の画像を取得した後にS 2 に進み、S4で生成した一つの第2の画像を用いて複数の第1の画像の長時間ノイズを 除去する動作を行ってもよい。 [0054] 次に、ニューラルネットワークの構成例について、図6(A)乃至(C)を用いて説明す る。ニューラルネットワークNNは、ニューロン回路と、ニューロン回路間に設けられた シナプス回路によって構成される。 図6(A)は、ニューラルネットワークNNを構成するニューロン回路NCとシナプス回 路 S C の構成例である。シナプス回路 S C には、入力データ×<sub>1</sub> 乃至×<sub>1</sub> ( L は自然数) が 入 力 さ れ る 。 ま た 、 シ ナ プ ス 回 路 S C は 、 重 み 係 数 w k ( k は 1 以 上 L 以 下 の 整 数 ) を 記憶する機能を有する。重み係数w〟は、ニューロン回路NC間の結合の強さに対応する

【 0 0 5 6 】

30

20

10

40

シナプス回路SCに入力データ×1乃至×L入力されると、ニューロン回路NCには、シ ナプス回路 C N に入力された入力データ X k と、シナプス回路 C N に記憶された重み係数 w \_ との積 ( x \_ w \_ ) を、 k = 1 乃至 L について足し合わせた値 ( x \_ w \_ + x \_ y , +…+×」w」)、すなわち、×<sub>k</sub>とw<sub>k</sub>を用いた積和演算によって得られた値が供給さ れる。この値がニューロン回路NCのしきい値 ₀を超えた場合、ニューロン回路NCは ハイレベルの信号を出力する。この現象をニューロン回路NCの発火と呼ぶ。 [0057]図6(B)にニューラルネットワークNNのモデルの一例を示す。ニューラルネットワー クNNは、ニューロン回路NCとシナプス回路SCを用いた階層型パーセプトロンの構成 を有し、入力層IL、隠れ層(中間層)HL、出力層OLを有する。 [0058] 入力層ⅠLは隠れ層HLに対して、入力データx,乃至x」を出力することができる。隠 れ層HLは、隠れシナプス回路HS、隠れニューロン回路HNを有する。出力層OLは、 出力シナプス回路OS、出力ニューロン回路ONを有する。 [0059]隠れニューロン回路HNには、入力データx〟と、隠れシナプス回路HSに保持された重 み係数w〟と、を用いた積和演算によって得られた値が供給される。そして、出力ニュー ロン回路ONには、隠れニューロン回路HNの出力と、出力シナプス回路OSに保持され た重み係数w〟を用いた積和演算によって得られた値が供給される。そして、出力ニュー ロン回路ONから、出力データy1乃至ynが出力される。  $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ このように、所定の入力データが与えられたニューラルネットワークNNは、シナプス回 路SCに保持された重み係数と、ニューロン回路のしきい値 に応じた値を、出力データ として出力する機能を有する。 [0061]また、ニューラルネットワークNNは、教師データの入力によって教師あり学習を行うこ とができる。図6(C)に、誤差逆伝播法を利用して教師あり学習を行うニューラルネッ トワークNNのモデルを示す。 [0062] 誤差逆伝播法は、ニューラルネットワークの出力データと教師信号の誤差が小さくなるよ うに、シナプス回路の重み係数w〟を変更する方式である。具体的には、出力データy┐ 乃至y 。と教師データt 」乃至t 」に基づいて決定される誤差 。に応じて、隠れシナプ ス回路HSの重み係数w〟が変更される。また、隠れシナプス回路HSの重み係数w〟の 変更量に応じて、さらに前段のシナプス回路SCの重み係数w〟が変更される。このよう に、教師データt<sub>1</sub>乃至t<sub>1</sub>に基づいて、シナプス回路SCの重み係数を順次変更するこ とにより、ニューラルネットワークNNの学習を行うことができる。 [0063]図6に示すニューラルネットワークの構成は、図1におけるニューラルネットワーク19 、24に用いることができる。また、ニューラルネットワーク24の学習には、上記の誤 差逆伝播法を用いることができる。その場合、入力データx,乃至x」として露光時間お よび温度が用いられ、教師データには予め撮像された暗状態の画像が用いられる。 [0064]なお、図6(B)、(C)には1層の隠れ層HLを示しているが、隠れ層HLの層数は2 以上とすることができる。隠れ層HLを 2 層以上有するニューラルネットワーク(ディー プニューラルネットワーク(DNN))を用いることにより、深層学習を行うことができ る。これにより、画像生成の精度を高めることができる。

【 0 0 6 5 】

以上の説明の通り、本発明の一態様を用いることで長時間ノイズを含む第2の画像を生成 することができ、元画像である第1の画像から第2の画像を減算処理することにより長時 間ノイズを低減した第3の画像を得ることができる。したがって、第2の画像を撮像動作 20

10

30

50

で取得する動作を省くことができ、撮像のスループットを向上させることができる。 [0066]本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。 [0067](実施の形態2) 本実施の形態では、上記実施の形態で説明したニューラルネットワークに用いることがで きる半導体装置の構成例について説明する。 [0068]ニューラルネットワークがハードウェアによって構成される場合、ニューラルネットワー 10 クにおける積和演算は、積和演算素子を用いて行うことができる。本実施の形態では、ニ ューラルネットワーク19またはニューラルネットワーク24における積和演算素子とし て用いることができる半導体装置の構成例について説明する。 [0069]< 半導体装置の構成例> 半導体装置100の構成の一例を図7に示す。図7に示す半導体装置100は、記憶回路 110(MEM)と、参照用記憶回路120(RMEM)と、回路130と、回路140 と、を有する。半導体装置100は、さらに電流源回路150(CREF)を有していて も良い。 20 記憶回路110(MEM)は、メモリセルMC[i、 j]、メモリセルMC[i+1、 j 〕で例示されるメモリセルMCを有する。また、各メモリセルMCは、入力された電位を 電流に変換する機能を有する素子を有する。上記機能を有する素子として、例えばトラン ジスタなどの能動素子を用いることができる。図7では、各メモリセルMCがトランジス タTr11を有する場合を例示している。 そして、メモリセルMCには、配線WD[j]で例示される配線WDから第1のアナログ 電位が入力される。第1のアナログ電位は、第1のアナログデータに対応する。そして、 メモリセルMCは、第1のアナログ電位に応じた第1のアナログ電流を生成する機能を有 する。具体的には、トランジスタTr11のゲートに第1のアナログ電位を供給したとき 30 に得られるトランジスタTr11のドレイン電流を、第1のアナログ電流とすることがで きる。なお、以下、メモリセルMC[i、j]に流れる電流をI[i、j]とし、メモリ セルMC[i+1、i]に流れる電流をI[i+1、i]とする。 なお、トランジスタTr11が飽和領域で動作する場合、そのドレイン電流はソースとド レイン間の電圧に依存せず、ゲート電圧としきい値電圧の差分によって制御される。よっ て、トランジスタTr11は飽和領域で動作させることが望ましい。トランジスタTr1 1を飽和領域で動作させるために、そのゲート電圧、ソースとドレイン間の電圧は、飽和 領域で動作する範囲の電圧に適切に設定されているものとする。 40 具体的に、図7に示す半導体装置100では、メモリセルMC[i、j]に配線WD[j ]から第1のアナログ電位Vx[i、j]または第1のアナログ電位Vx[i、j]に応 じた電位が入力される。メモリセルMC「i、i]は、第1のアナログ電位Vx「i、i ] に応じた第1のアナログ電流を生成する機能を有する。すなわち、この場合、メモリセ ルMC[i、j]の電流I[i、j]は、第1のアナログ電流に相当する。 また、具体的に、図7に示す半導体装置100では、メモリセルMC[i+1、i]に配

(10)

線WD[j]から第1のアナログ電位Vx[i+1、j]または第1のアナログ電位Vx [i+1、j]に応じた電位が入力される。メモリセルMC[i+1、j]は、第1のア ナログ電位Vx[i+1、j]に応じた第1のアナログ電流を生成する機能を有する。す なわち、この場合、メモリセルMC[i+1、j]の電流I[i+1、j]は、第1のア

ナログ電流に相当する。

【 0 0 7 5 】

そして、メモリセルMCは、第1のアナログ電位を保持する機能を有する。すなわち、メ モリセルMCは、第1のアナログ電位を保持することで、第1のアナログ電位に応じた第 1のアナログ電流を保持する機能を有するといえる。

【0076】

また、メモリセルMCには、配線RW[i]、配線RW[i+1]で例示される配線RW から第2のアナログ電位が入力される。第2のアナログ電位は、第2のアナログデータに 対応する。メモリセルMCは、既に保持されている第1のアナログ電位に、第2のアナロ グ電位あるいは第2のアナログ電位に応じた電位を加算する機能と、加算することで得ら れる第3のアナログ電位を保持する機能とを有する。そして、メモリセルMCは、第3の アナログ電位に応じた第2のアナログ電流を生成する機能を有する。すなわち、メモリセ ルMCは、第3のアナログ電位を保持することで、第3のアナログ電位に応じた第2のア ナログ電流を保持する機能を有するといえる。

【0077】

具体的に、図7に示す半導体装置100では、メモリセルMC[i、 j]に配線RW[i ]から第2のアナログ電位Vw[i、 j]が入力される。そして、メモリセルMC[i、 j]は、第1のアナログ電位Vx[i、 j]および第2のアナログ電位Vw[i、 j]に 応じた第3のアナログ電位を保持する機能を有する。そして、メモリセルMC[i、 j] は、第3のアナログ電位に応じた第2のアナログ電流を生成する機能を有する。すなわち 、この場合、メモリセルMC[i、 j]の電流I[i、 j]は、第2のアナログ電流に相 当する。

[0078]

また、図7に示す半導体装置100では、メモリセルMC[i+1、j]に配線RW[i +1]から第2のアナログ電位Vw[i+1、j]が入力される。そして、メモリセルM C[i+1、j]は、第1のアナログ電位Vx[i+1、j]および第2のアナログ電位 Vw[i+1、j]に応じた第3のアナログ電位を保持する機能を有する。そして、メモ リセルMC[i+1、j]は、第3のアナログ電位に応じた第2のアナログ電流を生成す る機能を有する。すなわち、この場合、メモリセルMC[i+1、j]の電流I[i+1 、j]は、第2のアナログ電流に相当する。

[0079]

そして、電流 I [ i 、 j ] は、メモリセル M C [ i 、 j ] を介して配線 B L [ j ] と配線 V R [ j ] の間を流れる。電流 I [ i + 1 、 j ] は、メモリセル M C [ i + 1 、 j ] を介 して配線 B L [ j ] と配線 V R [ j ] の間を流れる。よって、電流 I [ i 、 j ] と電流 I [ i + 1 、 j ] との和に相当する電流 I [ j ] が、メモリセル M C [ i 、 j ] およびメモ リセル M C [ i + 1 、 j ] を介して配線 B L [ j ] と配線 V R [ j ] の間を流れることと なる。

[0080]

参照用記憶回路120(RMEM)は、メモリセルMCR[i]、メモリセルMCR[i + 1]で例示されるメモリセルMCRを有する。メモリセルMCRには、配線WDREF から第1の参照電位VPRが入力される。そして、メモリセルMCRは、第1の参照電位 VPRに応じた第1の参照電流を生成する機能を有する。なお、以下、メモリセルMCR [i]に流れる電流をIREF[i]とし、メモリセルMCR[i+1]に流れる電流を IREF[i+1]とする。

[0081]

そして、具体的に、図7に示す半導体装置100では、メモリセルMCR[i]に配線W DREF[i]から第1の参照電位VPRが入力される。メモリセルMCR[i]は、第 1の参照電位VPRに応じた第1の参照電流を生成する機能を有する。すなわち、この場 合、メモリセルMCR[i]の電流IREF[i]は、第1の参照電流に相当する。 【0082】 10

20



20

30

また、図7に示す半導体装置100では、メモリセルMCR[i+1]に配線WDREF から第1の参照電位VPRが入力される。メモリセルMCR[i+1]は、第1の参照電 位VPRに応じた第1の参照電流を生成する機能を有する。すなわち、この場合、メモリ セルMCR[i+1]の電流IREF[i+1]は、第1の参照電流に相当する。 【0083】

そして、メモリセルMCRは、第1の参照電位VPRを保持する機能を有する。すなわち 、メモリセルMCRは、第1の参照電位VPRを保持することで、第1の参照電位VPR に応じた第1の参照電流を保持する機能を有すると言える。

[0084]

また、メモリセルMCRには、配線RW[i]、配線RW[i+1]で例示される配線R <sup>10</sup> Wから第2のアナログ電位が入力される。メモリセルMCRは、既に保持されている第1 の参照電位VPRに、第2のアナログ電位あるいは第2のアナログ電位に応じた電位を加 算し、加算することで得られる第2の参照電位を保持する機能を有する。そして、メモリ セルMCRは、第2の参照電位に応じた第2の参照電流を生成する機能を有する。すなわ ち、メモリセルMCRは、第2の参照電位を保持することで、第2の参照電位に応じた第 2の参照電流を保持する機能を有すると言える。

[0085]

具体的に、図7に示す半導体装置100では、メモリセルMCR[i]に配線RW[i] から第2のアナログ電位Vw[i、j]が入力される。そして、メモリセルMCR[i] は、第1の参照電位VPRおよび第2のアナログ電位Vw[i、j]に応じた第2の参照 電位を保持する機能を有する。そして、メモリセルMCR[i]は、第2の参照電位に応 じた第2の参照電流を生成する機能を有する。すなわち、この場合、メモリセルMCR[ i]の電流IREF[i]は、第2の参照電流に相当する。

【0086】

また、図7に示す半導体装置100では、メモリセルMCR[i+1]に配線RW[i+ 1]から第2のアナログ電位Vw[i+1、j]が入力される。そして、メモリセルMC R[i+1]は、第1の参照電位VPRおよび第2のアナログ電位Vw[i+1、j]に 応じた第2の参照電位を保持する機能を有する。そして、メモリセルMCR[i+1]は 、第2の参照電位に応じた第2の参照電流を生成する機能を有する。すなわち、この場合 、メモリセルMCR[i+1]の電流IREF[i+1]は、第2の参照電流に相当する

【0087】

そして、電流IREF[i]は、メモリセルMCR[i]を介して配線BLREFと配線 VRREFの間を流れる。電流IREF[i+1]は、メモリセルMCR[i+1]を介 して配線BLREFと配線VRREFの間を流れる。よって、電流IREF[i]と電流 IREF[i+1]との和に相当する電流IREFが、メモリセルMCR[i]およびメ モリセルMCR[i+1]を介して配線BLREFと配線VRREFの間を流れることと なる。

[0088]

電流源回路150は、配線BLREFに流れる電流IREFと同じ値の電流、もしくは電 流IREFに対応する電流を、配線BLに供給する機能を有する。そして、後述するオフ セットの電流を設定する際には、メモリセルMC[i、j]およびメモリセルMC[i+ 1、j]を介して配線BL[j]と配線VR[j]の間を流れる電流I[j]が、メモリ セルMCR[i]およびメモリセルMCR[i+1]を介して配線BLREFと配線VR REFの間を流れる電流IREFと異なる場合、差分の電流は回路130または回路14 0に流れる。回路130は電流ソース回路としての機能を有し、回路140は電流シンク 回路としての機能を有する。

【 0 0 8 9 】

具体的に、電流I[j]が電流IREFよりも大きい場合、回路130は、電流I[j] と電流IREFの差分に相当する電流 I[j]を生成する機能を有する。また、回路1 <sup>50</sup>

(12)

3 0 は、生成した電流 Ⅰ [ j ] を配線 B L [ j ] に供給する機能を有する。すなわち、 回路130は、電流 I[j]を保持する機能を有すると言える。 [0090]また、電流I[j]が電流IREFよりも小さい場合、回路140は、電流I[i]と電 流 IREFの差分に相当する電流 I[j]を生成する機能を有する。また、回路140 は、生成した電流 I [ j ] を配線 B L [ j ] から引き込む機能を有する。すなわち、回 路140は、電流 I[j]を保持する機能を有すると言える。 【0091】 次いで、図7に示す半導体装置100の動作の一例について説明する。 10 [0092] まず、メモリセルMC[i、j]に第1のアナログ電位に応じた電位を格納する。具体的 には、第1の参照電位 V P R から第1のアナログ電位 V x [ i 、 j ] を差し引いた電位 V PR-Vx[i、j]が、配線WD[j]を介してメモリセルMC[i、j]に入力され る。メモリセルMC[i、j]では、電位VPR-Vx[i、j]が保持される。また、 メモリセルMC[i、i]では、電位VPR-Vx[i、i]に応じた電流I[i、i] が生成される。例えば第1の参照電位VPRは、接地電位よりも高いハイレベルの電位と する。具体的には、接地電位よりも高く、電流源回路150に供給されるハイレベルの電 位VDDと同程度か、それ以下の電位であることが望ましい。 【0093】 20 また、メモリセルMCR[ i ]に第1の参照電位VPRを格納する。具体的には、電位V PRが、配線WDREFを介してメモリセルMCR「i]に入力される。モリセルMCR 「 i ] では、電位 VPRが保持される。また、メモリセルMCR「 i ] では、電位 VPR に応じた電流IREF[i]が生成される。 【0094】 また、メモリセルMC[i+1、i]に第1のアナログ電位に応じた電位を格納する。具 体的には、第1の参照電位VPRから第1のアナログ電位Vx[i+1、 j ]を差し引い た電位 V P R - V x [ i + 1 、 j ] が、配線 W D [ j ] を介してメモリセル M C [ i + 1 j]が保持される。また、メモリセルMC[i+1、j]では、電位VPR-Vx[i+ 30 1、j]に応じた電流I[i+1、j]が生成される。 [0095]また、メモリセルMCR[i+1]に第1の参照電位VPRを格納する。具体的には、電 位VPRが、配線WDREFを介してメモリセルMCR[i+1]に入力される。モリセ ルMCR[i+1]では、電位VPRが保持される。また、メモリセルMCR[i+1] では、電位VPRに応じた電流IREF[i+1]が生成される。 [0096] 上記動作において、配線 R W [ i ]および配線 R W [ i + 1 ]は基準電位とする。例えば 、基準電位として接地電位、基準電位よりも低いローレベルの電位VSSなどを用いるこ とができる。あるいは、基準電位として電位VSSと電位VDDの間の電位を用いると、 40 第2のアナログ電位Vwを正負にしても、配線RWの電位を接地電位よりも高くできるの で信号の生成を容易にすることができ、正負のアナログデータに対する積演算が可能にな るので好ましい。 [0097]上記動作により、配線BL[j]には、配線BL[j]に接続されたメモリセルMCにお いてそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図7では、 メモリセル M C [ i 、 j ] で生成される電流 I [ i 、 j ] と、メモリセル M C [ i + 1、 j]で生成される電流I[i+1、j]とを合わせた電流I[j]が流れる。また、上記 動作により、配線BLREFには、配線BLREFに接続されたメモリセルMCRにおい てそれぞれ生成される電流を合わせた電流が、流れることとなる。具体的に図7では、メ モリセルMCR [ i ] で生成される電流IREF [ i ] と、メモリセルMCR [ i + 1 ] 50

(13)

(14)

で生成される電流IREF[i+1]とを合わせた電流IREFが流れる。 [0098] 次いで、配線RW[i]および配線RW[i+1]の電位を基準電位としたまま、第1の アナログ電位によって得られる電流I[ j ]と第1の参照電位によって得られる電流IR EFとの差分から得られるオフセットの電流 Ioffset[j]を、回路130または 回路140において保持する。 [0099]具体的に、電流I[j]が電流IREFよりも大きい場合、回路130は電流Ioffs et[j]を配線BL[j]に供給する。すなわち、回路130に流れる電流ICM[j ]は電流Ioffset[j]に相当することとなる。そして、当該電流ICM[j]の 値は回路130において保持される。また、電流I[j]が電流IREFよりも小さい場 合、回路140は電流Ioffset「i]を配線BL「i]から引き込む。すなわち、 回路140に流れる電流ICP[j]は電流Ioffset[j]に相当することとなる 。そして、当該電流ICP[j]の値は回路140において保持される。 [0100]次いで、既にメモリセルMC[i、i]において保持されている第1のアナログ電位また は第1のアナログ電位に応じた電位に加算するように、第2のアナログ電位または第2の アナログ電位に応じた電位をメモリセルMC[i、j]に格納する。具体的には、配線R W [i]の電位を基準電位に対して V w [i]だけ高い電位とすることで、第 2 のアナロ グ電位Vw[i]が、配線RW[i]を介してメモリセルMC[i、j]に入力される。 メモリセルMC[i、j]では、電位VPR-Vx[i、j]+Vw[i]が保持される 。また、メモリセルMC[i、j]では、電位VPR-Vx[i、j]+Vw[i]に応 じた電流I[i、j]が生成される。 また、既にメモリセルMC[i+1、i]において保持されている第1のアナログ電位ま たは第1のアナログ電位に応じた電位に加算するように、第2のアナログ電位または第2 のアナログ電位に応じた電位をメモリセルMC[i+1、i]に格納する。具体的には、 配線 R W [ i + 1 ] の電位を基準電位に対して V w [ i + 1 ] だけ高い電位とすることで 、 第 2 の ア ナ ロ グ 電 位 V w [ i + 1 ] が 、 配 線 R W [ i + 1 ] を 介 し て メ モ リ セ ル M C [ i + 1 、 j ] に入力される。メモリセルMC[i + 1 、 j ] では、電位VPR - Vx[i + 1 、 j ] + V w [ i + 1 ] が保持される。また、メモリセルMC[ i + 1 、 j ] では、 電位 V P R - V x [ i + 1 、 j ] + V w [ i + 1 ]に応じた電流 I [ i + 1 、 j ]が生成 される。 なお、電位を電流に変換する素子として飽和領域で動作するトランジスタTr11を用い る場合、 <br />
配線 R W [ i ] の 電位 が V w [ i ] であり、 <br />
配線 R W [ i + 1 ] の 電位 が V w [ i + 1 ]であると仮定すると、メモリセルMC[i 、 j ]が有するトランジスタTr11 のドレイン電流が電流I[i、j]に相当するので、第2のアナログ電流は以下の式1で 表される。なお、kは係数、VthはトランジスタTr11のしきい値電圧である。 [0103] I [ i 、 j ] = k ( V w [ i ] - V t h + V P R - V x [ i 、 j ] )<sup>2</sup> (式1) また、メモリセルMCR[i]が有するトランジスタTr11のドレイン電流が電流IR EF[i]に相当するので、第2の参照電流は以下の式2で表される。  $IREF[i] = k(Vw[i] - Vth + VPR)^{2}$ (式2) そして、メモリセルMC[i、j]に流れる電流I[i、j]と、メモリセルMC[i+ I [ i 、 j ] であり、メモリセルMCR [ i ] に流れる電流IREF [ i ] と、メモリセ

50

10

20

30

ルMCR[i+1]に流れる電流IREF[i+1]の和に相当する電流IREFは、I REF= , IREF[i]となり、その差分に相当する電流 I[j]は以下の式3で 表される。 I [ j ] = I R E F - I [ j ] = <sub>i</sub> I R E F [ i ] - <sub>i</sub> I [ i 、 j ] (式3 ) 式1、式2、式3から、電流 I[j]は以下の式4のように導き出される。 [0109]10 I[i] <sub>i</sub> { k ( V w [ i ] - V t h + V P R ) <sup>2</sup> - k ( V w [ i ] - V t h + V P R - V x  $[i, j])^{2}$ = 2 k i (Vw[i] · Vx[i、j]) - 2 k i (Vth - VPR) · Vx[i、 j] -  $k_i V \times [i, j]^2$ (式4) 式4において、2k <sub>i</sub>(Vw[i]・Vx[i、j])で示される項は、第1のアナロ グ電位Vx[i、j]および第2のアナログ電位Vw[i]の積と、第1のアナログ電位 ∨ x [ i + 1、 j ] および第2のアナログ電位∨ w [ i + 1 ] の積と、の和に相当する。 また、Ioffset[j]は、配線RW[i]の電位を全て基準電位としたとき、すな わち第2のアナログ電位Vw「i]を0、第2のアナログ電位Vw「i+1]を0とした ときの電流 I「i]とすると、式4から、以下の式5が導き出される。 [0112] Ioffset[j]=-2k , (Vth-VPR)·Vx[i、j]-k , Vx[ i、j]<sup>2</sup> (式5) [0113] したがって、式3乃至式5から、第1のアナログデータと第2のアナログデータの積和値 に相当する 2 k \_ i ( V w [ i ]・V x [ i 、 j ])は、以下の式 6 で表されることが分 かる。 [0114]2k <sub>i</sub> (Vw[i]·Vx[i、j])=IREF-I[j]-Ioffset[j] (式6) [0115]そして、メモリセルMCに流れる電流の和を電流I[j]、メモリセルMCRに流れる電 流の和を電流IREF、回路130または回路140に流れる電流を電流Ioffset [j]とすると、配線RW[i]の電位をVw[i]、配線RW[i+1]の電位をVw [ i + 1]としたときに配線BL[ i]から流れ出る電流Iout[ i]は、IREF-I[j] - I o f f s e t [ j ] で表される。式6から、電流 I o u t [ j ] は、2 k ;( V w [ i ]・ V x [ i 、 j ])であり、第1のアナログ電位 V x [ i 、 j ]および第 2のアナログ電位Vw[i]の積と、第2のアナログ電位Vx[i+1、j]および第2 のアナログ電位 Vw [i+1]の積と、の和に相当することが分かる。 [0116]なお、トランジスタTr11は飽和領域で動作させることが望ましいが、トランジスタT r 1 1 の動作領域が理想的な飽和領域と異なっていたとしても、第 1 のアナログ電位 V x [ i 、 j ] および第2のアナログ電位 V w [ i ] の積と、第2のアナログ電位 V x [ i +

1、 j ] および第2のアナログ電位Vw [ i + 1 ] の積との和に相当する電流を、所望の 範囲内の精度で問題なく得ることができる場合は、トランジスタTr11は飽和領域で動 作しているものとみなせる。 

本発明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行 50

(15)

20

30

することができるので、半導体装置の回路規模を小さく抑えることができる。また、本発 明の一態様により、アナログデータの演算処理をデジタルデータに変換せずとも実行する ことができるので、アナログデータの演算処理に要する時間を抑えることができる。また 、本発明の一態様により、アナログデータの演算処理に要する時間を抑えつつ、半導体装 置の低消費電力化を実現することができる。

【0118】

<記憶回路の構成例>

次いで、記憶回路110(MEM)と、参照用記憶回路120(RMEM)の具体的な構成の一例について、図8を用いて説明する。

【0119】

10

20

30

40

図 8 では、 記憶回路110(MEM)が y 行 x 列の複数のメモリセルMCを有し、参照用 記憶回路120(RMEM)が y 行1列の複数のメモリセルMCRを有する場合を例示し ている。

【 0 1 2 0 】

記憶回路110は、配線RWと、配線WWと、配線WDと、配線VRと、配線BLとに接続されている。図8では、配線RW[1]乃至配線RW[y]が各行のメモリセルMCに それぞれ接続され、配線WW[1]乃至配線WW[y]が各行のメモリセルMCにそれぞ れ接続され、配線WD[1]乃至配線WD[y]が各列のメモリセルMCにそれぞれ接続 され、配線BL[1]乃至配線BL[y]が各列のメモリセルMCにそれぞれ接続 され、配線BL[1]乃至配線BL[y]が各列のメモリセルMCにそれぞれ接続 されて いる場合を例示している。また、図8では、配線VR[1]乃至配線VR[y]が各列の メモリセルMCにそれぞれ接続されている場合を例示している。なお、配線VR[1]乃 至配線VR[y]は、互いに接続されていても良い。

**[**0 1 2 1 **]** 

そして、参照用記憶回路120は、配線RWと、配線WWと、配線WDREFと、配線V RREFと、配線BLREFとに接続されている。図8では、配線RW[1]乃至配線R W[y]が各行のメモリセルMCRにそれぞれ接続され、配線WW[1]乃至配線WW[ y]が各行のメモリセルMCRにそれぞれ接続され、配線WDREFが一列のメモリセル MCRにそれぞれ接続され、配線BLREFが一列のメモリセルMCRにそれぞれ接続さ れ、配線VRREFが一列のメモリセルMCRにそれぞれ接続されている場合を例示して いる。なお、配線VRREFは、配線VR[1]乃至配線VR[y]に接続されていても 良い。

【0122】

次いで、 図 8 に示した複数のメモリセル M C のうち、 任意の 2 行 2 列のメモリセル M C と 、 図 8 に示した複数のメモリセル M C R のうち、 任意の 2 行 1 列のメモリセル M C R との 、 具体的な回路構成と接続関係とを、 一例として図 9 に示す。

【0123】

具体的に図9では、 i 行 j 列目のメモリセルMC[ i 、 j ] と、 i + 1 行 j 列目のメモリ セルMC[ i + 1 、 j ] と、 i 行 j + 1 列目のメモリセルMC[ i 、 j + 1 ] と、 i + 1 行 j + 1 列目のメモリセルMC[ i + 1 、 j + 1 ] とを図示している。また、具体的に図 9では、 i 行目のメモリセルMCR[ i ] と、 i + 1 行目のメモリセルMCR[ i + 1 ] とを図示している。なお、 i と i + 1 はそれぞれ 1 から y までの任意の数で、 j と j + 1 はそれぞれ 1 から x までの任意の数とする。

【0124】

i行目のメモリセルMC[i、j]と、メモリセルMC[i、j+1]と、メモリセルM CR[i]とは、配線RW[i]および配線WW[i]に接続されている。また、i+1 行目のメモリセルMC[i+1、j]と、メモリセルMC[i+1]と、メモリ セルMCR[i+1]とは、配線RW[i+1]および配線WW[i+1]に接続されている。

【 0 1 2 5 】

j列目のメモリセルMC[i、j]と、メモリセルMC[i+1、j]とは、配線WD[ <sup>50</sup>

(16)

j]、 配線 V R [ j ] 、および配線 B L [ j ] に接続されている。また、 j + 1 列目のメ モリセル M C [ i 、 j + 1 ] と、メモリセル M C [ i + 1 、 j + 1 ] とは、配線 W D [ j + 1 ] 、配線 V R [ j + 1 ] 、および配線 B L [ j + 1 ] に接続されている。また、メモ リセル M C R [ i ] と、 i + 1 行目のメモリセル M C R [ i + 1 ] とは、配線 W D R E F 、配線 V R R E F、および配線 B L R E F に接続されている。

(17)

[0126]

そして、各メモリセルMCと各メモリセルMCRとは、トランジスタTr11と、トランジスタTr12と、容量素子C11と、を有する。トランジスタTr12は、メモリセルMCまたはメモリセルMCRへの第1のアナログ電位の入力を制御する機能を有する。トランジスタTr11は、ゲートに入力された電位に従って、アナログ電流を生成する機能を有する。容量素子C11は、メモリセルMCまたはメモリセルMCRにおいて保持されている第1のアナログ電位または第1のアナログ電位に応じた電位に、第2のアナログ電位あるいは第2のアナログ電位に応じた電位を加算する機能を有する。

【0127】

具体的に、図9に示すメモリセルMCでは、トランジスタTr12は、ゲートが配線WW に接続され、ソースまたはドレインの一方が配線WDに接続され、ソースまたはドレイン の他方がトランジスタTr11のゲートに接続されている。また、トランジスタTr11 は、ソースまたはドレインの一方が配線VRに接続され、ソースまたはドレインの他方が 配線BLに接続されている。容量素子C11は、第1の電極が配線RWに接続され、第2 の電極がトランジスタTr11のゲートに接続されている。

また、図9に示すメモリセルMCRでは、トランジスタTr12は、ゲートが配線WWに 接続され、ソースまたはドレインの一方が配線WDREFに接続され、ソースまたはドレ インの他方がトランジスタTr11のゲートに接続されている。また、トランジスタTr 11は、ソースまたはドレインの一方が配線VRREFに接続され、ソースまたはドレイ ンの他方が配線BLREFに接続されている。容量素子C11は、第1の電極が配線RW に接続され、第2の電極がトランジスタTr11のゲートに接続されている。 【0129】

メモリセルMCにおいてトランジスタTr11のゲートをノードNとすると、メモリセル MCでは、トランジスタTr12を介してノードNに第1のアナログ電位が入力され、次 いでトランジスタTr12がオフになるとノードNが浮遊状態になり、ノードNにおいて 第1のアナログ電位または第1のアナログ電位に応じた電位が保持される。また、メモリ セルMCでは、ノードNが浮遊状態になると、容量素子C11の第1の電極に入力された 第2のアナログ電位がノードNに与えられる。上記動作により、ノードNは、第1のアナ ログ電位または第1のアナログ電位に応じた電位に、第2のアナログ電位または第2のア ナログ電位に応じた電位が加算されることで得られる電位となる。

なお、容量素子C11の第1の電極の電位は容量素子C11を介してノードNに与えられ るため、実際には、第1の電極の電位の変化量がそのままノードNの電位の変化量に反映 されるわけではない。具体的には、容量素子C11の容量値と、トランジスタTr11の ゲート容量の容量値と、寄生容量の容量値とから一意に決まる結合係数を、第1の電極の 電位の変化量に乗ずることで、ノードNの電位の変化量を正確に算出することができる。 以下、説明を分かり易くするために、第1の電極の電位の変化量がほぼノードNの電位の 変化量に反映されるものとして説明を行う。

[0131]

トランジスタTr11は、ノードNの電位にしたがってそのドレイン電流が定まる。よって、トランジスタTr12がオフになることでノードNの電位が保持されると、トランジスタTr11のドレイン電流の値も保持される。上記ドレイン電流には第1のアナログ電位と第2のアナログ電位が反映されている。 【0132】 10

20

また、メモリセルMCRにおいてトランジスタTr11のゲートをノードNREFとする と、メモリセルMCRでは、トランジスタTr12を介してノードNREFに第1の参照 電位または第1の参照電位に応じた電位が入力され、次いでトランジスタTr12がオフ になるとノードNREFが浮遊状態になり、ノードNREFにおいて第1の参照電位また は第1の参照電位に応じた電位が保持される。また、メモリセルMCRでは、ノードNR EFが浮遊状態になると、容量素子C11の第1の電極に入力された第2のアナログ電位 がノードNREFに与えられる。上記動作により、ノードNREFは、第1の参照電位ま たは第1の参照電位に応じた電位に、第2のアナログ電位または第2のアナログ電位に応 じた電位が加算されることで得られる電位となる。

(18)

[0133]

トランジスタTr11は、ノードNREFの電位にしたがってそのドレイン電流が定まる 。よって、トランジスタTr12がオフになることでノードNREFの電位が保持される と、トランジスタTr11のドレイン電流の値も保持される。上記ドレイン電流には第1 の参照電位と第2のアナログ電位が反映されている。

[0134]

メモリセルMC[i、 j]のトランジスタTr12に流れるドレイン電流を電流I[i、 j]とし、メモリセルMC[i+1、 j]のトランジスタTr12に流れるドレイン電流 を電流I[i+1、 j]とすると、配線BL[j]からメモリセルMC[i、 j]および メモリセルMC[i+1、 j]に供給される電流の和は、電流I[j]となる。また、メ モリセルMC[i、 j+1]のトランジスタTr12に流れるドレイン電流を電流I[i 、 j+1]とし、メモリセルMC[i+1、 j+1]のトランジスタTr12に流れるド レイン電流を電流I[i+1、 j+1]とすると、配線BL[j+1]からメモリセルM C[i、 j+1]およびメモリセルMC[i+1、 j+1]に供給される電流の和は、電 流I[j+1]となる。また、メモリセルMCR[i]のトランジスタTr12に流れる ドレイン電流を電流IREF[i]とし、メモリセルMCR[i+1]のトランジスタT r12に流れるドレイン電流を電流IREF[i]とし、メモリセルMCR[i+1]のトランジスタT r12に流れるドレイン電流を電流IREF[i+1]とすると、配線BLREFからメ モリセルMCR[i]およびメモリセルMCR[i+1]に供給される電流の和は、電流 IREFとなる。

**[**0 1 3 5 **]** 

< 回路130・回路140・電流源回路の構成例 > 次いで、回路130と、回路140と、電流源回路150(CREF)の具体的な構成の

一例について、図10を用いて説明する。

【0136】

図10では、図9に示すメモリセルMCとメモリセルMCRに対応した、回路130、回路140、電流源回路150の構成の一例を示している。具体的に、図10に示す回路1 30は、 j列目のメモリセルMCに対応した回路130[j]と、 j + 1列目のメモリセ ルMCに対応した回路130[j + 1]とを有する。また、図10に示す回路140は、 j列目のメモリセルMCに対応した回路140[j]と、 j + 1列目のメモリセルMCに 対応した回路140[j + 1]とを有する。

【0137】

そして、回路130[ j ]および回路140[ j ]は、配線BL[ j ]に接続されている。また、回路130[ j +1]および回路140[ j +1]は、配線BL[ j +1]に接続されている。

【0138】

電流源回路150は、配線BL[j]、配線BL[j+1]、配線BLREFに接続されている。そして、電流源回路150は、配線BLREFに電流IREFを供給する機能と、電流IREFと同じ電流または電流IREFに応じた電流を、配線BL[j]および配線BL[j+1]のそれぞれに供給する機能を有する。 【0139】 具体的に、回路130[j]および回路130[j+1]は、トランジスタTr24乃至 10

20



30

Tr26と、容量素子C22とをそれぞれ有する。オフセットの電流を設定する際に、回路130[j]において、トランジスタTr24は、電流I[j]が電流IREFよりも大きい場合に、電流I[j]と電流IREFの差分に相当する電流ICM[j]を生成する機能を有する。また、回路130[j+1]において、トランジスタTr24は、電流 I[j+1]が電流IREFよりも大きい場合に、電流I[j+1]と電流IREFの差分に相当する電流ICM[j+1]を生成する機能を有する。電流ICM[j]および電流ICM[j+1]は、回路130[j]および回路130[j+1]から配線BL[j] ]および配線BL[j+1]に供給される。

**(**0 1 4 0 **)** 

そして、回路130[j]および回路130[j + 1]において、トランジスタTr24 <sup>10</sup> は、ソースまたはドレインの一方が対応する配線BLに接続されており、ソースまたはド レインの他方が所定の電位が供給される配線に接続されている。トランジスタTr25は 、ソースまたはドレインの一方が配線BLに接続されており、ソースまたはドレインの他 方がトランジスタTr24のゲートに接続されている。トランジスタTr26は、ソース またはドレインの一方がトランジスタTr24のゲートに接続されており、ソースまたは ドレインの他方が所定の電位が供給される配線に接続されている。容量素子C22は、第 1の電極がトランジスタTr24のゲートに接続されており、第2の電極が所定の電位が 供給される配線に接続されている。

[0141]

トランジスタTr25のゲートは配線OSMに接続されており、トランジスタTr26の <sup>20</sup> ゲートは配線ORMに接続されている。

【0142】

なお、 図 1 0 では、 トランジスタTr 2 4 が p チャネル型であり、 トランジスタTr 2 5 およびTr 2 6 が n チャネル型である場合を例示している。

【0143】

また、回路140[j]および回路140[j+1]は、トランジスタTr21乃至Tr 23と、容量素子C21とをそれぞれ有する。オフセットの電流を設定する際に、回路1 40[j]において、トランジスタTr21は、電流I[j]が電流IREFよりも小さ い場合に、電流I[j]と電流IREFの差分に相当する電流ICP[j]を生成する機 能を有する。また、回路140[j+1]において、トランジスタTr21は、電流I[ j+1]が電流IREFよりも小さい場合に、電流I[j+1]と電流IREFの差分に 相当する電流ICP[j+1]を生成する機能を有する。電流ICP[j]および電流I CP[j+1]は、配線BL[j]および配線BL[j+1]から回路140[j]およ び回路140[j+1]に引き込まれる。

【0144】

なお、電流ICM[j]と電流ICP[j]とが、Ioffset[j]に相当する。また、なお、電流ICM[j+1]と電流ICP[j+1]とが、Ioffset[j+1 ]に相当する。

**[**0 1 4 5 **]** 

そして、回路140[j]および回路140[j+1]において、トランジスタTr21 40 は、ソースまたはドレインの一方が対応する配線BLに接続されており、ソースまたはド レインの他方が所定の電位が供給される配線に接続されている。トランジスタTr22は 、ソースまたはドレインの一方が配線BLに接続されており、ソースまたはドレインの他 方がトランジスタTr21のゲートに接続されている。トランジスタTr23は、ソース またはドレインの一方がトランジスタTr21のゲートに接続されており、ソースまたは ドレインの他方が所定の電位が供給される配線に接続されている。容量素子C21は、第 1の電極がトランジスタTr21のゲートに接続されており、第2の電極が所定の電位が 供給される配線に接続されている。

【0146】

トランジスタTr22のゲートは配線OSPに接続されており、トランジスタTr23の 50

ゲートは配線ORPに接続されている。 [0147] なお、図10では、トランジスタTr21乃至Tr23がnチャネル型である場合を例示 している。 [0148] また、電流源回路150は、配線BLに対応したトランジスタTr27と、配線BLRE F に対応したトランジスタTr28とを有する。具体的に、図10に示す電流源回路15 0は、トランジスタTr27として、配線BL[j]に対応したトランジスタTr27[ j]と、配線BL[j+1]に対応したトランジスタTr27[j+1]とを有する場合 を例示している。 [0149]そして、トランジスタTr27のゲートは、トランジスタTr28のゲートに接続されて いる。また、トランジスタTr27は、ソースまたはドレインの一方が対応する配線BL に接続されており、ソースまたはドレインの他方が所定の電位が供給される配線に接続さ れている。トランジスタTr28は、ソースまたはドレインの一方が配線BLREFに接 続されており、ソースまたはドレインの他方が所定の電位が供給される配線に接続されて いる。 トランジスタTr27とトランジスタTr28とは、同じ極性を有している。図10では 、トランジスタTr27とトランジスタTr28とが、共にpチャネル型を有する場合を 例示している。 トランジスタTr28のドレイン電流は電流IREFに相当する。そして、トランジスタ Tr27とトランジスタTr28とはカレントミラー回路としての機能を有するため、ト ランジスタTr27のドレイン電流は、トランジスタTr28のドレイン電流とほぼ同じ 値、またはトランジスタTr28のドレイン電流に応じた値となる。 < 半 導 体 装 置 の 動 作 例 > 次いで、図9および図10を用いて、本発明の一態様に係る半導体装置100の具体的な 動作の一例について説明する。 **[**0153**]** 図11は、図9に示すメモリセルMC、メモリセルMCRと、図10に示す回路130、 回路140、電流源回路150の動作を示すタイミングチャートの一例に相当する。図1 1 では、時刻 T 0 1 乃至時刻 T 0 4 において、メモリセル M C およびメモリセル M C R に 第1のアナログデータを格納する動作が行われる。時刻T05乃至時刻T10において、 回 路 1 3 0 および回 路 1 4 0 にオフセットの 電流 I o f f s e t を設定する動作が行われ る。時刻T11乃至時刻T16において、第1のアナログデータと第2のアナログデータ との積和値に対応したデータを取得する動作が行われる。 [0154]なお、電源線VR[j]および電源線VR[j+1]にはローレベルの電位が供給される ものとする。また、回路130に接続される所定の電位を有する配線は、全てハイレベル の電位VDDが供給されるものとする。また、回路140に接続される所定の電位を有す る配線は、全てローレベルの電位VSSが供給されるものとする。また、電流源回路15 0に接続される所定の電位を有する配線は、全てハイレベルの電位 V D D が供給されるも のとする。 [0155] また、トランジスタTr11、Tr21、Tr24、Tr27[j]、Tr27[i+1 ]、Tr28は飽和領域で動作するものとする。 [0156] まず、時刻 T 0 1 乃至時刻 T 0 2 において、配線 W W [ i ] にハイレベルの電位が与えら

50

10

20

30

れ、 配線 W W [ i + 1 ] にローレベルの電位が与えられる。上記動作により、 図 9 に示す メモリセル M C [ i 、 j ] 、メモリセル M C [ i 、 j + 1 ] 、メモリセル M C R [ i ] に おいてトランジスタTr 1 2 がオンになる。また、メモリセル M C [ i + 1 、 j ] 、メモ リセル M C [ i + 1 、 j + 1 ] 、メモリセル M C R [ i + 1 ] においてトランジスタTr 1 2 がオフの状態を維持する。

(21)

【0157】

また、時刻 T 0 1 乃至時刻 T 0 2 では、図 9 に示す配線 W D [ j ] と配線 W D [ j + 1 ] とに、第 1 の参照電位 V P R から第 1 のアナログ電位を差し引いた電位がそれぞれ与えら れる。具体的に、配線 W D [ j ] には電位 V P R - V x [ i 、 j ] が与えられ、配線 W D [ j + 1 ] には電位 V P R - V x [ i 、 j + 1 ] が与えられる。また、配線 W D R E F に は第 1 の参照電位 V P R が与えられ、配線 R W [ i ] および配線 R W [ i + 1 ] には基準 電位として電位 V S S と電位 V D D の間の電位、例えば電位 (VDD + V S S) / 2 が与 えられる。

【0158】

よって、図9に示すメモリセルMC[i、j]のノードN[i、j]にはトランジスタT r12を介して電位VPR-Vx[i、j]が与えられ、メモリセルMC[i、j+1] のノードN[i、j+1]にはトランジスタTr12を介して電位VPR-Vx[i、j +1]が与えられ、メモリセルMCR[i]のノードNREF[i]にはトランジスタT r12を介して電位VPRが与えられる。

【0159】

時刻T02が終了すると、図9に示す配線WW[i]に与えられる電位はハイレベルから ローレベルに変化し、メモリセルMC[i、 j]、メモリセルMC[i、 j+1]、メモ リセルMCR[i]においてトランジスタTr12がオフになる。上記動作により、ノー ドN[i、j]には電位VPR-Vx[i、j]が保持され、ノードN[i、 j+1]に は電位VPR-Vx[i、j+1]が保持され、ノードNREF[i]には電位VPRが 保持される。

**[**0160**]** 

次いで、時刻T03乃至時刻T04において、図9に示す配線WW[i]の電位はローレ ベルに維持され、配線WW[i+1]にハイレベルの電位が与えられる。上記動作により 、図9に示すメモリセルMC[i+1、j]、メモリセルMC[i+1、j+1]、メモ リセルMCR[i+1]においてトランジスタTr12がオンになる。また、メモリセル MC[i、j]、メモリセルMC[i、j+1]、メモリセルMCR[i]においてトラ ンジスタTr12がオフの状態を維持する。

[0161]

また、時刻 T 0 3 乃至時刻 T 0 4 では、図 9 に示す配線 W D [ j ] と配線 W D [ j + 1 ] とに、第 1 の参照電位 V P R から第 1 のアナログ電位を差し引いた電位がそれぞれ与えら れる。具体的に、配線 W D [ j ] には電位 V P R - V x [ i + 1 、 j ] が与えられ、配線 W D [ j + 1 ] には電位 V P R - V x [ i + 1 、 j + 1 ] が与えられる。また、配線 W D R E F には第 1 の参照電位 V P R が与えられ、配線 R W [ i ] および配線 R W [ i + 1 ] には基準電位として電位 V S S と電位 V D D の間の電位、例えば電位 ( V D D + V S S ) / 2 が与えられる。

[0162]

よって、図9に示すメモリセルMC[i+1、j]のノードN[i+1、j]にはトラン ジスタTr12を介して電位VPR - Vx[i+1、j]が与えられ、メモリセルMC[ i+1、j+1]のノードN[i+1、j+1]にはトランジスタTr12を介して電位 VPR - Vx[i+1、j+1]が与えられ、メモリセルMCR[i+1]のノードNR EF[i+1]にはトランジスタTr12を介して電位VPRが与えられる。 【0163】

時刻 T 0 4 が終了すると、図 9 に示す配線 W W [ i + 1 ] に与えられる電位はハイレベル からローレベルに変化し、メモリセル M C [ i + 1 、 j ] 、メモリセル M C [ i + 1 、 j 50

10

+ 1 ] 、メモリセルMCR[i+1]においてトランジスタTr12がオフになる。上記 動作により、ノードN[i+1、j]には電位VPR-Vx[i+1、j]が保持され、 ノードN[i+1、j+1]には電位VPR-Vx[i+1、j+1]が保持され、ノー ドNREF[i+1]には電位VPRが保持される。

## 【0164】

次いで、時刻 T 0 5 乃至時刻 T 0 6 において、図 1 0 に示す配線 O R P および配線 O R M にハイレベルの電位が与えられる。図 1 0 に示す回路 1 3 0 [ j ] および回路 1 3 0 [ j + 1 ] では、配線 O R M にハイレベルの電位が与えられることで、トランジスタ T r 2 6 がオンになり、トランジスタ T r 2 4 のゲートは電位 V D D が与えられることでリセット される。また、図 1 0 に示す回路 1 4 0 [ j ] および回路 1 4 0 [ j + 1 ] では、配線 O R P にハイレベルの電位が与えられることで、トランジスタ T r 2 3 がオンになり、トラ ンジスタ T r 2 1 のゲートは電位 V S S が与えられることでリセットされる。 【 0 1 6 5 】

時刻 T 0 6 が終了すると、図 9 に示す配線 O R P および配線 O R M に与えられる電位はハ イレベルからローレベルに変化し、回路 1 3 0 [ j ] および回路 1 3 0 [ j + 1 ] におい てトランジスタT r 2 6 がオフになり、回路 1 4 0 [ j ] および回路 1 4 0 [ j + 1 ] に おいてトランジスタT r 2 3 がオフになる。上記動作により、回路 1 3 0 [ j ] および回 路 1 3 0 [ j + 1 ] においてトランジスタT r 2 4 のゲートに電位 V D D が保持され、回 路 1 4 0 [ j ] および回路 1 4 0 [ j + 1 ] においてトランジスタT r 2 1 のゲートに電 位 V S S が保持される。

[0166]

次いで、時刻 T 0 7 乃至時刻 T 0 8 において、図 1 0 に示す配線 O S P にハイレベルの電 位が与えられる。また、図 9 に示す配線 R W [i]および配線 R W [i + 1]には基準電 位として電位 V S S と電位 V D D の間の電位、例えば電位(V D D + V S S) / 2 が与え られる。配線 O S P にハイレベルの電位が与えられることにより、回路 1 4 0 [j]およ び回路 1 4 0 [j + 1]においてトランジスタ T r 2 2 がオンになる。 【 0 1 6 7】

配線 B L [ j ] に流れる I [ j ] が配線 B L R E F に流れる電流 I R E F よりも小さい場 合、すなわち I [ j ] が正の場合、図 9 に示すメモリセル M C [ i 、 j ] のトランジス タ T r 2 8 が引き込むことのできる電流と、メモリセル M C [ i + 1、 j ] のトランジス タ T r 2 8 が引き込むことのできる電流との和が、トランジスタ T r 2 7 [ j ] のドレイ ン電流より小さいことを意味する。よって、電流 I [ j ] が正の場合、回路 1 4 0 [ j ] においてトランジスタ T r 2 2 がオンになると、トランジスタ T r 2 7 [ j ] のドレイ ン電流の一部がトランジスタ T r 2 1 のゲートに流れ込み、当該ゲートの電位が上昇し始 める。そして、トランジスタ T r 2 1 のドレイン電流が電流 I [ j ] とほぼ等しくなる と、トランジスタ T r 2 1 のゲートの電位は所定の値に収束する。このときのトランジス タ T r 2 1 のゲートの電位は、トランジスタ T r 2 1 のドレイン電流が電流 I [ j ]、 すなわち I o f f s e t [ j ] ( = I C P [ j ] )となるような電位に相当する。つまり 、回路 1 4 0 [ j ] のトランジスタ T r 2 1 は、電流 I C P [ j ] を流し得る電流源に設 定された状態であると言える。

【0168】

同様に、配線 B L [ j + 1 ] に流れる I [ j + 1 ] が配線 B L R E F に流れる電流 I R E F よりも小さい場合、つまり電流 I [ j + 1 ] が正の場合、回路 1 4 0 [ j + 1 ] にお いてトランジスタ T r 2 2 がオンになると、トランジスタ T r 2 7 [ j + 1 ] のドレイン 電流の一部がトランジスタ T r 2 1 のゲートに流れ込み、当該ゲートの電位が上昇し始め る。そして、トランジスタ T r 2 1 のゲートの電位は所定の値に収束する。このときのトランジ スタ T r 2 1 のゲートの電位は、トランジスタ T r 2 1 のドレイン 電流が電流 I [ j + 1 ]、すなわち I o f f s e t [ j + 1 ] (= I C P [ j + 1 ])となるような電位に相 当する。つまり、回路 1 4 0 [ j + 1 ] のトランジスタ T r 2 1 は、電流 I C P [ j + 1 10

30

40

1を流し得る電流源に設定された状態であると言える。 [0169] 時刻T08が終了すると、図10に示す配線OSPに与えられる電位はハイレベルからロ ーレベルに変化し、回路140 [ j ] および回路140 [ j + 1 ] においてトランジスタ Tr22がオフになる。上記動作により、トランジスタTr21のゲートの電位は保持さ れる。よって、回路140[j]は電流ICP[j]を流し得る電流源に設定された状態 状態を維持する。 【 0 1 7 0 】 10 次 い で 、 時 刻 T 0 9 乃 至 時 刻 T 1 0 に お い て 、 図 1 0 に 示 す 配 線 O S M に ハ イ レ ベ ル の 電 位が与えられる。また、図9に示す配線RW[i]および配線RW[i+1]には基準電 位として電位 V S S と電位 V D D の間の電位、例えば電位( V D D + V S S ) / 2 が与え られる。配線OSMにハイレベルの電位が与えられることにより、回路130[i]およ び回路130[ j + 1 ]においてトランジスタTr25がオンになる。 [0171]配線BL[j]に流れるI[j]が配線BLREFに流れる電流IREFよりも大きい場 合、すなわち I[j]が負の場合、図9に示すメモリセルMC[i、j]のトランジス タTr28が引き込むことのできる電流と、メモリセルMC[i+1、j]のトランジス タTr28が引き込むことのできる電流との和が、トランジスタTr27[j]のドレイ 20 ン電流より大きいことを意味する。よって、電流 I[j]が負の場合、回路130[j │ においてトランジスタTr25がオンになると、トランジスタTr24のゲートから配 線BL「i]に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジス タTr24のドレイン電流が電流 I[j]とほぼ等しくなると、トランジスタTr24 のゲートの電位は所定の値に収束する。このときのトランジスタTr24のゲートの電位 は、トランジスタTr24のドレイン電流が電流 I[i]、すなわちIoffset[ j](=ICM[j])となるような電位に相当する。つまり、回路130[j]のトラ ンジスタTr24は、電流ICM[i]を流し得る電流源に設定された状態であると言え る。 【0172】 30 Fよりも大きい場合、つまり電流 I[j+1]が負の場合、回路130[j+1]にお いてトランジスタTr25がオンになると、トランジスタTr24のゲートから配線BL [ ] + 1 ] に電流が流れ出し、当該ゲートの電位が下降し始める。そして、トランジスタ Tr24のドレイン電流が電流 I[j+1]の絶対値とほぼ等しくなると、トランジス タTr24のゲートの電位は所定の値に収束する。このときのトランジスタTr24のゲ ートの電位は、トランジスタTr24のドレイン電流が電流 I[j+1]、すなわちI offset [ j + 1 ] ( = I C M [ j + 1 ] )の絶対値に等しい電位に相当する。つま り、回路130[j+1]のトランジスタTr24は、電流ICM[j+1]を流し得る 電流源に設定された状態であると言える。 40 [0173] 時刻T08が終了すると、図10に示す配線OSMに与えられる電位はハイレベルからロ ーレベルに変化し、回路130「i]および回路130「i+1]においてトランジスタ Tr25がオフになる。上記動作により、トランジスタTr24のゲートの電位は保持さ れる。よって、回路130[j]は電流ICM[j]を流し得る電流源に設定された状態 

(23)

状態を維持する。

[0174]

なお、回路140[j]および回路140[j+1]において、トランジスタTr21は 電 流 を 引 き 込 む 機 能 を 有 す る 。 そ の た め 、 時 刻 T 0 7 乃 至 時 刻 T 0 8 に お い て 配 線 B L [ j]に流れる電流I[j]が配線BLREFに流れる電流IREFよりも大きく I[j

]が負の場合、あるいは、配線 B L [ j + 1 ] に流れる電流 I [ j + 1 ] が配線 B L R E F に流れる電流 I R E F よりも大きく I [ j + 1 ] が負の場合、回路 1 4 0 [ j ] また は回路 1 4 0 [ j + 1 ] から過不足なく配線 B L [ j ] または配線 B L [ j + 1 ] に電流 を供給するのが難しくなる恐れがある。この場合、配線 B L [ j ] または配線 B L [ j + 1 ] に流れる電流と、配線 B L R E F に流れる電流とのバランスを取るために、メモリセ ル M C の トランジスタ T r 1 1 と、回路 1 4 0 [ j ] または回路 1 4 0 [ j + 1 ] のトラ ンジスタ T r 2 1 と、トランジスタ T r 2 7 [ j ] または T r 2 7 [ j + 1 ] とが、共に 飽和領域で動作することが困難になる可能性がある。

【 0 1 7 5 】

時刻 T 0 7 乃至時刻 T 0 8 において I [ j ] が負の場合でも、トランジスタT r 1 1、 T r 2 1、T r 2 7 [ j ] またはT r 2 7 [ j + 1 ] における飽和領域での動作を確保す るために、時刻 T 0 5 乃至時刻 T 0 6 において、トランジスタT r 2 4 のゲートを電位 V D D にリセットするのではなく、トランジスタT r 2 4 のゲートの電位を所定のドレイン 電流が得られる程度の高さに設定しておいても良い。上記構成により、トランジスタT r 2 7 [ j ] またはT r 2 7 [ j + 1 ] のドレイン電流に加えてトランジスタT r 2 4 から 電流が供給されるため、トランジスタT r 1 1 において引き込めない分の電流を、トラン ジスタT r 2 1 においてある程度引き込むことができるため、トランジスタT r 1 1、T r 2 1、T r 2 7 [ j ] またはT r 2 7 [ j + 1 ] における飽和領域での動作を確保する ことができる。

【0176】

なお、時刻 T 0 9 乃至時刻 T 1 0 において、配線 B L [ j ] に流れる I [ j ] が配線 B L R E F に流れる電流 I R E F よりも小さい場合、すなわち I [ j ] が正の場合、時刻 T 0 7 乃至時刻 T 0 8 において回路 1 4 0 [ j ] が電流 I C P [ j ] を流し得る電流源に既 に設定されているため、回路 1 3 0 [ j ] においてトランジスタ T r 2 4 のゲートの電位 はほぼ電位 V D D のままとなる。同様に、配線 B L [ j + 1 ] に流れる I [ j + 1 ] が配 線 B L R E F に流れる電流 I R E F よりも小さい場合、すなわち I [ j + 1 ] が正の場 合、時刻 T 0 7 乃至時刻 T 0 8 において回路 1 4 0 [ j + 1 ] が電流 I C P [ j + 1 ] を 流し得る電流源に既に設定されているため、回路 1 3 0 [ j + 1 ] においてトランジスタ T r 2 4 のゲートの電位はほぼ電位 V D D のままとなる。

【0177】

次いで、時刻 T 1 1 乃至時刻 T 1 2 において、図 9 に示す配線 R W [ i ] に第 2 のアナロ グ電位 V w [ i ] が与えられる。また、配線 R W [ i + 1 ] には、基準電位として電位 V S S と電位 V D D の間の電位、例えば電位(V D D + V S S) / 2 が与えられたままであ る。具体的に、配線 R W [ i ] の電位は、基準電位である電位 V S S と電位 V D D の間の 電位、例えば電位(V D D + V S S) / 2 に対して電位差 V w [ i ] だけ高い電位となる が、以下説明を分かり易くするために、配線 R W [ i ] の電位は電位 V w [ i ] であると 仮定する。

【0178】

配線RW[i]が電位Vw[i]になると、容量素子C11の第1の電極の電位の変化量がほぼノードNの電位の変化量に反映されるものと仮定すると、図9に示すメモリセルMC[i、j]におけるノードNの電位はVPR・Vx[i、j]+Vw[i]となり、メモリセルMC[i、j]+1]におけるノードNの電位はVPR・Vx[i、j+1]+Vw[i]となる。そして、上記の式6から、メモリセルMC[i、j]に対応する第1のアナログデータと第2のアナログデータの積和値は、電流 I[j]からIoffset [j]を差し引いた電流、すなわち、配線BL[j]から流れ出る電流Iout[j]に反映されることが分かる。また、メモリセルMC[i、j+1]に対応する第1のアナログデータと第2のアナログデータの積和値は、電流 I[j+1]からIoffset[ j+1]を差し引いた電流、すなわち、配線BL[j+1]から流れ出る電流Iout[ j+1]に反映されることが分かる。 【0179】

20

10

(25)

時刻T12が終了すると、配線RW[i]には、再度、基準電位である電位VSSと電位 VDDの間の電位、例えば電位(VDD+VSS)/2が与えられる。 [0180]次いで、時刻 T 1 3 乃至時刻 T 1 4 において、図 9 に示す配線 R W [ i + 1 ]に第 2 のア ナログ電位 Vw[i+1]が与えられる。また、配線 RW[i]には、基準電位として電 位VSSと電位VDDの間の電位、例えば電位(VDD+VSS)/2が与えられたまま である。具体的に、配線RW「i+1]の電位は、基準電位である電位VSSと電位VD Dの間の電位、例えば電位(VDD+VSS)/2に対して電位差Vw[i+1]だけ高 い電位となるが、以下説明を分かり易くするために、配線RW[i+1]の電位は電位V w [ i + 1 ] であると仮定する。 [0181]配線RW[i+1]が電位Vw[i+1]になると、容量素子C11の第1の電極の電位 の変化量がほぼノードNの電位の変化量に反映されるものと仮定すると、図9に示すメモ リセルMC[i+1、j]におけるノードNの電位はVPR-Vx[i+1、j]+Vw [i+1]となり、メモリセルMC[i+1、j+1]におけるノードNの電位はVPR - V x [ i + 1 、 j + 1 ] + V w [ i + 1 ] となる。そして、上記の式6から、メモリセ ルMC[i+1、j]に対応する第1のアナログデータと第2のアナログデータの積和値 I [ j ] からIoffset [ j ] を差し引いた電流、すなわち、Iout [ は、電流 j]に反映されることが分かる。また、メモリセルMC[i+1、 j +1]に対応する第 1のアナログデータと第2のアナログデータの積和値は、電流 I[j+1]からIof fset[j+1]を差し引いた電流、すなわち、Iout[j+1]に反映されること が分かる。 [0182] 時刻 T 1 2 が終了すると、配線 R W [ i + 1 ] には、再度、基準電位である電位 V S S と 電位VDDの間の電位、例えば電位(VDD+VSS)/2が与えられる。 [0183] 次いで、時刻 T 1 5 乃至時刻 T 1 6 において、図 9 に示す配線 R W 「 i ]に第 2 のアナロ グ電位 V w [ i ]が与えられ、配線 R W [ i + 1 ]に第 2 のアナログ電位 V w [ i + 1 ] が与えられる。具体的に、配線RW[i]の電位は、基準電位である電位VSSと電位V D D の 間 の 電 位 、 例 え ば 電 位 ( V D D + V S S ) / 2 に 対 し て 電 位 差 V w [ i ] だ け 高 い 電位となり、配線RW[i+1]の電位は、基準電位である電位VSSと電位VDDの間 の<br />
電位、<br />
例えば<br />
電位(<br />
VDD+<br />
VSS)<br />
/<br />
2<br />
に<br />
対して<br />
電位<br />
差<br />
Vw<br />
[i+1]<br />
だけ<br />
高い<br />
電位 となるが、以下説明を分かり易くするために、配線RW「i]の電位は電位Vw「i]で あり、配線RW[i+1]の電位は電位Vw[i+1]であると仮定する。 【0184】 配線RW[i]が電位Vw[i]になると、容量素子C11の第1の電極の電位の変化量 がほぼノードNの電位の変化量に反映されるものと仮定すると、図9に示すメモリセルM C [ i 、 j ] におけるノードNの電位はV P R - V x [ i 、 j ] + V w [ i ] となり、メ モリセルMC[ i 、 j + 1 ]におけるノードNの電位はVPR - Vx[ i 、 j + 1 ] + V w [ i ] となる。また、配線 R W [ i + 1 ] が電位 V w [ i + 1 ] になると、容量素子 C 11の第1の電極の電位の変化量がほぼノードNの電位の変化量に反映されるものと仮定 すると、図9に示すメモリセルMC「i+1、i]におけるノードNの電位はVPR-V x [ i + 1 、 j ] + V w [ i + 1 ] となり、メモリセルMC[ i + 1 、 j + 1 ] における ノードNの電位はVPR-Vx[i+1、j+1]+Vw[i+1]となる。 【 0 1 8 5 】 そして、上記の式6から、メモリセルMC[i、j]とメモリセルMC[i+1、j]と に対応する第1のアナログデータと第2のアナログデータの積和値は、電流 I[j]か

ら I o f f s e t [ j ] を差し引いた電流、すなわち、電流 I o u t [ j ] に反映される ことが分かる。また、メモリセルMC[i 、 j + 1]とメモリセルMC[i + 1 、 j + 1

]とに対応する第1のアナログデータと第2のアナログデータの積和値は、電流

10

20

30

40

50

I [ ]

+ 1 ]からIoffset[i+1]を差し引いた電流、すなわち、電流Iout[i+ 1]に反映されることが分かる。 [0186] 時刻T16が終了すると、配線RW[i]および配線RW[i+1]には、再度、基準電 位である電位 V S S と電位 V D D の間の電位、例えば電位 (V D D + V S S ) / 2 が与え られる。 上記構成により、積和演算を小さな回路規模で行うことができる。また、上記構成により 、積和演算を高速で行うことができる。また、上記構成により、低消費電力で積和演算を 行うことができる。 [0188] なお、トランジスタTr12、Tr22、Tr23、Tr25、またはTr26は、オフ 電流が極めて低いトランジスタを用いることが望ましい。トランジスタTr12にオフ電 流が極めて低いトランジスタを用いることにより、ノードNの電位の保持を長時間に渡っ て行うことができる。また、トランジスタTr22およびTr23にオフ電流が極めて低 いトランジスタを用いることにより、トランジスタTr21のゲートの電位の保持を、長 時間に渡って行うことができる。また、トランジスタTr25およびTr26にオフ電流 が極めて低いトランジスタを用いることにより、トランジスタTr24のゲートの電位の 保持を、長時間に渡って行うことができる。 【0189】 オフ電流が極めて低いトランジスタとして半導体層に金属酸化物を用いたトランジスタ( 以下、OSトランジスタ)を用いればよい。チャネル幅で規格化したOSトランジスタの リーク電流は、ソースドレイン電圧が10V、室温(25 程度)の状態で10×10<sup>-</sup> <sup>2 1</sup> A / μ m ( 1 0 ゼプト A / μ m )以下とすることが可能である。 [0190]OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ま しくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができ る。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するCAC-OSなどを用いることができる。 [0191]半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲル マニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハ フニウム等の金属)を含むIn-M-Zn系酸化物で表記される膜とすることができる。 [0192] 半導体層を構成する酸化物半導体がIn-M-Zn系酸化物の場合、In-M-Zn酸化 物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In M 、 Ζ n Μを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の 原子数比として、In:M:Ζn=1:1:1、In:M:Ζn=1:1:1.2、In : M : Z n = 3 : 1 : 2、 I n : M : Z n = 4 : 2 : 3、 I n : M : Z n = 4 : 2 : 4 . 1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5: 1 : 8 等 が 好 ま し い 。 な お 、 成 膜 さ れ る 半 導 体 層 の 原 子 数 比 は そ れ ぞ れ 、 上 記 の ス パ ッ タ リングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。 半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キ ャリア密度が1×10<sup>17</sup>/cm<sup>3</sup>以下、好ましくは1×10<sup>15</sup>/cm<sup>3</sup>以下、さらに 好ましくは1×10<sup>1 3</sup> / c m <sup>3</sup> 以下、より好ましくは1×10<sup>11</sup> / c m <sup>3</sup> 以下、さら に好ましくは1×10<sup>10</sup>/cm<sup>3</sup>未満であり、1×10<sup>-9</sup>/cm<sup>3</sup>以上のキャリア密 度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または

実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度

が低いため、安定な特性を有する酸化物半導体であるといえる。

20

10

30

40

【0194】

なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効 果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とす るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥 密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし い。

(27)

【0195】

半導体層を構成する酸化物半導体において、第14族元素の一つであるシリコンや炭素が 含まれると、酸素欠損が増加し、 n 型化してしまう。このため、半導体層におけるシリコ ンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×10<sup>1 8</sup> atom s/cm<sup>3</sup> 以下、好ましくは2×10<sup>1 7</sup> atoms/cm<sup>3</sup> 以下とする。

【0196】

また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生 成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半 導体層におけるアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法によ り得られる濃度)を、1×10<sup>1 8</sup>atoms/cm<sup>3</sup>以下、好ましくは2×10<sup>1 6</sup>a toms/cm<sup>3</sup>以下にする。

【0197】

また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が 生じてキャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半 20 導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層におけ る窒素濃度(二次イオン質量分析法により得られる濃度)は、5×10<sup>18</sup>atoms/ cm<sup>3</sup>以下にすることが好ましい。

【0198】

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、 c 軸に配向 した結晶を有する C A A C - O S ( C - A x i s A l i g n e d C r y s t a l l i n e O x i d e S e m i c o n d u c t o r 、 または、 C - A x i s A l i g n e d a n d A - B - p l a n e A n c h o r e d C r y s t a l l i n e O x i d e S e m i c o n d u c t o r )、 多結晶構造、 微結晶構造、 または非晶質構造を含 む。非単結晶構造において、 非晶質構造は最も欠陥準位密度が高く、 C A A C - O S は最 も欠陥準位密度が低い。

【0199】

非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC - OSの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合 膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層 構造を有する場合がある。

【0201】

以下では、非単結晶の半導体層の一態様であるCAC(Cloud-Aligned C omposite)-OSの構成について説明する。

【0202】

CAC-OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以 下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構 成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が 偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm 以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状 ともいう。

[0203]

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、 タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含 まれていてもよい。

[0204]

例えば、In - Ga - Zn酸化物におけるCAC - OS(CAC - OSの中でもIn - G a - Zn酸化物を、特にCAC - IGZOと呼称してもよい。)とは、インジウム酸化物 (以下、InO<sub>X1</sub> (X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸 化物(以下、In<sub>X2</sub>Zn<sub>Y2</sub>O<sub>Z2</sub> (X2、Y2、およびZ2は0よりも大きい実数) とする。)と、ガリウム酸化物(以下、GaO<sub>X3</sub> (X3は0よりも大きい実数)とする 。)、またはガリウム亜鉛酸化物(以下、GaO<sub>X3</sub> (X3は0よりも大きい実数)とする 。)、またはガリウム亜鉛酸化物(以下、Ga<sup>X4</sup>Zn<sub>Y4</sub>O<sub>Z4</sub> (X4、Y4、および Z4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状とな り、モザイク状のInO<sub>X1</sub>、またはIn<sub>X2</sub>Zn<sub>Y2</sub>O<sub>Z2</sub>が、膜中に均一に分布した 構成(以下、クラウド状ともいう。)である。

【 0 2 0 5 】

つまり、CAC-OSは、GaO<sub>X 3</sub>が主成分である領域と、In<sub>X2</sub> Zn<sub>Y2</sub> О<sub>Z2、</sub> またはInO<sub>X1</sub>が主成分である領域とが、混合している構成を有する複合酸化物半導体 <sup>20</sup> である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比 が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第 2の領域と比較して、Inの濃度が高いとする。

【 0 2 0 6 】

なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO₃(ZnO)<sub>m1</sub>(m1は自然数)、またはIn<sub>(</sub> 1+<sub>×0)</sub>Ga<sub>(1-×0)</sub>O₃(ZnO)<sub>m0</sub>(-1 ×0 1、m0は任意数)で表 される結晶性の化合物が挙げられる。

【0207】

上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、 <sup>30</sup> CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面において は配向せずに連結した結晶構造である。

[0208]

ー方、 CAC-OSは、酸化物半導体の材料構成に関する。 CAC-OSとは、In、G a、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観 察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれ モザイク状にランダムに分散している構成をいう。したがって、CAC-OSにおいて、 結晶構造は副次的な要素である。

[0209]

なお、 CAC - OSは、 組成の異なる二種類以上の膜の積層構造は含まないものとする。 <sup>40</sup> 例えば、Inを主成分とする膜と、 Gaを主成分とする膜との 2層からなる構造は、含ま ない。

[0210]

なお、 G a O <sub>X 3</sub> が主成分である領域と、 I n <sub>X 2</sub> Z n <sub>Y 2</sub> O <sub>Z 2</sub> 、または I n O <sub>X 1</sub> が 主成分である領域とは、明確な境界が観察できない場合がある。

【0211】

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム 、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン 、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ シウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一部

50

に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とする ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を いう。 【0212】

CAC-OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成 することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスと して、不活性ガス(代表的にはアルゴン)、酸素ガス、および窒素ガスの中から選ばれた いずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素 ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ま しくは0%以上10%以下とすることが好ましい。

【0213】

CAC-OSは、X線回折(XRD:X-ray diffraction)測定法のひ とつであるOut-of-plane法による /2 スキャンを用いて測定したときに 、明確なピークが観察されないという特徴を有する。すなわち、X線回折から、測定領域 のa-b面方向、およびc軸方向の配向は見られないことが分かる。

【0214】

また、CAC - OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を 照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該 リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、CAC -OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nan o-crystal)構造を有することがわかる。

20

30

10

[0215]

また、例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X 線分光法(EDX:Energy Dispersive X-ray spectro scopy)を用いて取得したEDXマッピングにより、GaO<sub>X 3</sub>が主成分である領域 と、In<sub>X2</sub>Zn<sub>Y2</sub>O<sub>Z 2</sub>、またはInO<sub>X 1</sub>が主成分である領域とが、偏在し、混合 している構造を有することが確認できる。

[0216]

CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IG ZO化合物と異なる性質を有する。つまり、CAC-OSは、GaO<sub>Ҳ3</sub>などが主成分で ある領域と、In<sub>X2</sub>Ζn<sub>Y2</sub>O<sub>Ζ2</sub>、またはInO<sub>X1</sub>が主成分である領域と、に互い に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

【0217】

ここで、 In <sub>X 2</sub> Zn <sub>Y 2</sub> O<sub>Z 2</sub>、または In O<sub>X 1</sub>が主成分である領域は、 G a O<sub>X 3</sub> などが主成分である領域と比較して、導電性が高い領域である。つまり、 In <sub>X 2</sub> Zn <sub>Y</sub> 2 O<sub>Z 2</sub>、または In O<sub>X 1</sub>が主成分である領域を、キャリアが流れることにより、酸化 物半導体としての導電性が発現する。したがって、 In <sub>X 2</sub> Zn <sub>Y 2</sub> O<sub>Z 2</sub>、または In O<sub>X 1</sub>が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界 効果移動度(μ)が実現できる。

【0218】

ー方、 G a O <sub>X 3</sub> などが主成分である領域は、 I n <sub>X 2</sub> Z n <sub>Y 2</sub> O <sub>Z 2</sub>、または I n O <sub>X</sub> 1 が主成分である領域と比較して、絶縁性が高い領域である。つまり、 G a O <sub>X 3</sub> などが 主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス イッチング動作を実現できる。

[0219]

したがって、CAC - OSを半導体素子に用いた場合、GaO<sub>X 3</sub> などに起因する絶縁性 と、In<sub>X 2</sub> Ζn<sub>Y 2</sub> O<sub>Ζ 2</sub>、またはInO<sub>X 1</sub> に起因する導電性とが、相補的に作用す ることにより、高いオン電流(I<sub>on</sub>)、および高い電界効果移動度(μ)を実現するこ とができる。 【 0 2 2 0 】

(30)

また、CAC-OSを用いた半導体素子は、信頼性が高い。したがって、CAC-OSは 、様々な半導体装置の構成材料として適している。

【0221】

以上説明した半導体装置を用いることにより、ニューラルネットワーク19またはニュー ラルネットワーク24における積和演算を行うことができる。

【 0 2 2 2 】

本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。

【 0 2 2 3 】

(実施の形態3)

本実施の形態では、本発明の一態様を適用することのできる撮像装置の一例について、図 <sup>10</sup> 面を参照して説明する。

【0224】

図 1 2 ( A )は、撮像装置の画素回路を説明する図である。当該画素回路は、光電変換素 子 5 0 と、トランジスタ 5 1 と、トランジスタ 5 2 と、トランジスタ 5 3 と、トランジス タ 5 4 を有する。

【0225】

光電変換素子50の一方の電極(アノード)は、トランジスタ51のソースまたはドレインの一方と電気的に接続される。光電変換素子50の一方の電極は、トランジスタ52の ソースまたはドレインの一方と電気的に接続される。トランジスタ51のソースまたはド レインの他方は、トランジスタ53のゲートと電気的に接続される。トランジスタ53の ソースまたはドレインの一方は、トランジスタ54のソースまたはドレインの一方と電気 的に接続される。なお、トランジスタ53のゲートと電気的に接続される容量素子を設け てもよい。

【0226】

光電変換素子50の他方の電極(カソード)は、配線72と電気的に接続される。トランジスタ51のゲートは、配線75と電気的に接続される。トランジスタ53のソースまたはドレインの他方は、配線79に電気的に接続される。トランジスタ52のソースまたはドレインの他方は、配線76と電気的に接続される。トランジスタ52のソースまたはドレインの他方は、配線73と電気的に接続される。トランジスタ54のゲートは、配線78と電気的に接続される。 。配線72は、電源56の一方の端子と電気的に接続され、電源56の他方の端子は、配線77と電気的に接続される。

ここで、配線71は、画素から信号を出力する出力線としての機能を有することができる。配線73、配線77、配線79は、電源線としての機能を有することができる。例えば、配線73および配線77は、低電位電源線、配線79は高電位電源線として機能させることができる。配線75、配線76、配線78は、各トランジスタのオンオフを制御する 信号線として機能させることができる。

[0228]

光電変換素子50には、低照度時の光検出感度を高めるためアバランシェ増倍効果を生じ 40 る光電変換素子を用いることが好ましい。アバランシェ増倍効果を生じさせるためには、 比較的高い電位HVDDが必要となる。したがって、電源56は電位HVDDを供給する ことのできる機能を有し、光電変換素子500他方の電極には配線72を介して電位HV DDが供給される。なお、光電変換素子50は、アバランシェ増倍効果が生じない電位を 印加して使用することもできる。

【0229】

トランジスタ51は、光電変換素子50の出力に応じて変化する電荷蓄積部(NR)の電 位を電荷検出部(ND)に転送する機能を有することができる。トランジスタ52は、電 荷蓄積部(NR)および電荷検出部(ND)の電位を初期化する機能を有することができ る。トランジスタ53は、電荷検出部(ND)の電位に応じた信号を出力する機能を有す

50

30

ることができる。トランジスタ54は、信号を読み出す画素を選択する機能を有すること

光電変換素子50に高電圧を印加する場合、光電変換素子50と接続されるトランジスタ

ができる。 【 0 2 3 0 】

には高電圧に耐えられる高耐圧のトランジスタを用いる必要がある。当該高耐圧のトラン ジスタには、例えば、OSトランジスタなどを用いることができる。具体的には、トラン ジスタ51およびトランジスタ52にOSトランジスタを適用することが好ましい。  $\begin{bmatrix} 0 & 2 & 3 & 1 \end{bmatrix}$ トランジスタ51およびトランジスタ52はスイッチング特性が優れていることが望まれ るが、トランジスタ53は増幅特性が優れていることが望まれるため、オン電流が高いト ランジスタであることが好ましい。したがって、トランジスタ53およびトランジスタ5 4 には、シリコンを活性層または活性領域に用いたトランジスタ(以下、Siトランジス タ)を適用することが好ましい。 トランジスタ51乃至トランジスタ54を上述した構成とすることで、低照度における光 の検出感度が高く、ノイズの少ない信号を出力することのできる撮像装置を作製すること ができる。また、光の検出感度が高いため、光の取り込み時間を短くすることができ、撮 像を高速に行うことができる。 なお、上記構成に限らず、トランジスタ53およびトランジスタ54にOSトランジスタ を適用してもよい。または、トランジスタ51およびトランジスタ52にSiトランジス 夕を適用してもよい。いずれの場合においても当該画素回路の撮像動作は可能である。 [0234]次に、図12(B)のタイミングチャートを用いて、画素の動作を説明する。なお、以下 に説明する一例の動作において、トランジスタ52のゲートに接続された配線76には、 " H " としてHVDD、 " L " としてGNDの電位が供給されるものとする。トランジス タ51のゲートに接続された配線75およびトランジスタ54のゲートに接続された配線 78には、 "H "として V D D 、 "L "として G N D の電位が供給されるものとする。ま た、トランジスタ53のソースに接続された配線79には、VDDの電位が供給されるも のとする。なお、各配線に上記以外の電位を供給する形態とすることもできる。 時刻 T 1 に配線 7 6 を " H " 、配線 7 5 を " H "とし、電荷蓄積部(NR)および電荷検 出部(ND)の電位をリセット電位(GND)に設定する(リセット動作)。なお、リセ ット動作時に配線76に"H"として電位VDDを供給してもよい。 [0236] 時刻 T 2 に配線 7 6を " L " 、配線 7 5を " L "とすることで、電荷蓄積部(NR)の電 位が変化する(蓄積動作)。電荷蓄積部(NR)の電位は、光電変換素子50に入射した 光の強度に応じてGNDから最大でHVDDまで変化する。 時刻T3に配線75を"H"とし、電荷蓄積部(NR)の電荷を電荷検出部(ND)に転 送する(転送動作)。 時刻 T 4 に配線 7 6 を " L " 、配線 7 5 を " L "とし、転送動作を終了させる。この時点 で電荷検出部(ND)の電位が確定される。 時刻 T 5 乃至 T 6 期間に配線 7 6 を " L " 、 配線 7 5 を " L " 、 配線 7 8 を " H "とし、 電荷検出部(ND)の電位に応じた信号を配線71出力する。すなわち、蓄積動作におい て光電変換素子50に入射した光の強度に応じた出力信号を得ることができる。 図13(A)に、上述した画素回路を有する撮像装置の画素の構成の一例を示す。当該撮

10

20

30

40

(32)

像装置は、層61、層62および層63を有し、それぞれが互いに重なる領域を有する構 成とすることができる。  $\begin{bmatrix} 0 & 2 & 4 & 1 \end{bmatrix}$ 層61は、光電変換素子50の構成を有する。光電変換素子50は、画素電極に相当する 電極65と、光電変換部66と、共通電極に相当する電極67を有する。 [0242]電極65には、低抵抗の金属層などを用いることが好ましい。例えば、アルミニウム、チ タン、タングステン、タンタル、銀またはそれらの積層を用いることができる。 [0243] 10 電極67には、可視光に対して高い透光性を有する導電層を用いることが好ましい。例え ば、インジウム酸化物、錫酸化物、亜鉛酸化物、インジウム-錫酸化物、ガリウム-亜鉛 酸化物、インジウム-ガリウム-亜鉛酸化物、またはグラフェンなどを用いることができ る。なお、電極67を省く構成とすることもできる。  $\begin{bmatrix} 0 & 2 & 4 & 4 \end{bmatrix}$ 光 電 変 換 部 6 6 に は 、 例 え ば セ レ ン 系 材 料 を 光 電 変 換 層 と し た p n 接 合 型 フ ォ ト ダ イ オ ー ドなどを用いることができる。層66aとしてはp型半導体であるセレン系材料を用い、 層66bとしてはn型半導体であるガリウム酸化物などを用いることが好ましい。 [0245]セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高い特性を有する 20 。当該光電変換素子では、アバランシェ増倍効果を利用することにより、入射される光量 に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は 光吸収係数が高いため、光電変換層を薄膜で作製できるなどの生産上の利点を有する。セ レン系材料の薄膜は、真空蒸着法またはスパッタ法などを用いて形成することができる。  $\begin{bmatrix} 0 & 2 & 4 & 6 \end{bmatrix}$ セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン 、銅、インジウム、セレンの化合物(CIS)、または、銅、インジウム、ガリウム、セ レンの化合物(CIGS)などを用いることができる。 n 型 半 導 体 は 、 バ ン ド ギ ャ ッ プ が 広 く 、 可 視 光 に 対 し て 透 光 性 を 有 す る 材 料 で 形 成 す る こ 30 とが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、ま たはそれらが混在した酸化物などを用いることができる。また、これらの材料は正孔注入 阻止層としての機能も有し、暗電流を小さくすることもできる。 なお、層61は上記構成に限らず、層66aにp型シリコン半導体またはn型シリコン半 導体の一方を用い、層66bにp型シリコン半導体またはn型シリコン半導体の他方を用 いたpn接合型フォトダイオードであってもよい。または、層66aと層66bとの間に i型シリコン半導体層を設けたpin接合型フォトダイオードであってもよい。 [0249]上記pn接合型フォトダイオードまたはpin接合型フォトダイオードは、単結晶シリコ 40 ンを用いて形成することができる。このとき、層61と層62とは、貼り合わせ工程を用 いて電気的な接合を得ることが好ましい。また、pin接合型フォトダイオードとしては 、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することも できる。 [0250] 層62は、例えば、OSトランジスタ(トランジスタ51、トランジスタ52)を有する 層とすることができる。図12(A)に示す画素の回路構成では、光電変換素子50に入 射される光の強度が小さいときに電荷検出部(ND)の電位が小さくなる。OSトランジ

スタは極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート 電位に応じた電流を正確に出力することができる。したがって、検出することのできる照 度のレンジ、すなわちダイナミックレンジを広げることができる。

[0251]

また、トランジスタ51およびトランジスタ52の低いオフ電流特性によって、電荷検出 部(ND)および電荷蓄積部(NR)で電荷を保持できる期間を極めて長くすることがで きる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積 動作を行うグローバルシャッタ方式を適用することができる。

【0252】

層63は、支持基板またはSiトランジスタ(トランジスタ53、トランジスタ54)を 有する層とすることができる。当該Siトランジスタは、単結晶シリコン基板に活性領域 を有する構成のほか、絶縁表面上に結晶系のシリコン活性層を有する構成とすることがで きる。なお、層63に単結晶シリコン基板を用いる場合は、当該単結晶シリコン基板にp n接合型フォトダイオードまたはpin接合型フォトダイオードを形成してもよい。この 場合、層61を省くことができる。

【 0 2 5 3 】

図13(B)は、本発明の一態様の撮像装置の回路構成を説明するブロック図である。当該撮像装置は、マトリクス状に配列された画素80を有する画素アレイ81と、画素アレイ81の行を選択する機能を有する回路82(ロードライバ)と、画素80の出力信号に対して相関二重サンプリング処理を行うための回路83(CDS回路)と、回路83から出力されたアナログデータをデジタルデータに変換する機能を有する回路84(A/D変換回路等)と、回路84で変換されたデータを選択して読み出す機能を有する回路85( カラムドライバ)と、を有する。なお、回路83を設けない構成とすることもできる。 【0254】

例えば、光電変換素子を除く画素アレイ81の要素は、図13(A)に示す層62に設け ることができる。回路82乃至回路85の要素は、層63に設けることができる。これら の回路はシリコントランジスタを用いたCMOS回路で構成することができる。

【 0 2 5 5 】

当該構成とすることで、それぞれの回路に適したトランジスタを用いることができ、かつ 撮像装置の面積を小さくすることができる。

【 0 2 5 6 】

図14(A)、(B)、(C)は、図13(A)に示す撮像装置の具体的な構成を説明す る図である。図14(A)は、トランジスタ51、52、53、54のチャネル長方向を 示す断面図である。図14(B)は一点鎖線A1-A2の断面図であり、トランジスタ5 2のチャネル幅方向の断面を示している。図14(C)は一点鎖線B1-B2の断面図で あり、トランジスタ53のチャネル幅方向の断面を示している。

[ 0 2 5 7 ]

撮像装置は、層61乃至63の積層とすることができる。層61は、セレン層を有する光 電変換素子50の他、隔壁92を有する構成とすることができる。隔壁92は、電極65 の段差を覆うように設けられる。光電変換素子50に用いるセレン層は高抵抗であり、画 素間で分離しない構成とすることができる。

[0258]

層62にはOSトランジスタであるトランジスタ51、52が設けられる。トランジスタ 40
 51、52はともにバックゲート91を有する構成を示しているが、いずれかがバックゲートを有する形態であってもよい。バックゲート91は、図14(B)に示すように対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、バックゲート91にフロントゲートとは異なる固定電位を供給することができる構成であってもよい。

【0259】

また、 図 1 4 ( A )では、 O S トランジスタとしてセルフアラインのトップゲート型トラ ンジスタを例示しているが、 図 1 5 ( A )に示すように、 ノンセルフアライン型のトラン ジスタであってもよい。

【0260】

10

20

層63には、Siトランジスタであるトランジスタ53およびトランジスタ54が設けら れる。図14(A)においてSiトランジスタはシリコン基板200に設けられたフィン 型の半導体層を有する構成を例示しているが、図15(B)に示すように、シリコン基板 201に活性領域を有するプレーナー型であってもよい。または、図12(C)に示すよ うにシリコン薄膜の半導体層210を有するトランジスタであってもよい。半導体層21 0は、例えば、シリコン基板202上の絶縁層220上に形成された単結晶シリコン(S OI(Silicon on Insulator))とすることができる。または、ガ ラス基板などの絶縁表面上に形成された多結晶シリコンであってもよい。この他、層63 には画素を駆動するための回路を設けることができる。

[0261]

OSトランジスタが形成される領域とSiトランジスタが形成される領域との間には、水素の拡散を防止する機能を有する絶縁層93が設けられる。トランジスタ53、54の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。一方、トランジスタ51、52の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。

【0262】

絶縁層93により、一方の層に水素を閉じ込めることでトランジスタ53、54の信頼性 を向上させることができる。また、一方の層から他方の層への水素の拡散が抑制されるこ とでトランジスタ51、52の信頼性も向上させることができる。

【 0 2 6 3 】

絶縁層93としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム 、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化 窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いることができる。 【0264】

図16(A)は、本発明の一態様の撮像装置にカラーフィルタ等を付加した例を示す断面 図である。当該断面図では、3画素分の画素回路を有する領域の一部を示している。光電 変換素子50が形成される層61上には、絶縁層300が形成される。絶縁層300は可 視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベー ション膜として窒化シリコン膜を積層してもよい。また、反射防止膜として、酸化ハフニ ウムなどの誘電体膜を積層してもよい。

【0265】

絶縁層300上には、遮光層310が形成されてもよい。遮光層310は、上部のカラー フィルタを通る光の混色を防止する機能を有する。遮光層310には、アルミニウム、タ ングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての 機能を有する誘電体膜を積層してもよい。

[0266]

絶縁層300および遮光層310上には、平坦化膜として有機樹脂層320を設けること ができる。また、画素別にカラーフィルタ330(カラーフィルタ330a、カラーフィ ルタ330b、カラーフィルタ330c)が形成される。例えば、カラーフィルタ330 a、カラーフィルタ330bおよびカラーフィルタ330cに、R(赤)、G(緑)、B (青)、Y(黄)、C(シアン)、M(マゼンタ)などの色を割り当てることにより、カ ラー画像を得ることができる。

[0267]

カラーフィルタ330上には、可視光に対して透光性を有する絶縁層360などを設ける ことができる。

【0268】

また、図16(B)に示すように、カラーフィルタ330の代わりに光学変換層350を 用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮 像装置とすることができる。

【0269】

20

10

30

50

例えば、光学変換層350に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮 像装置とすることができる。また、光学変換層350に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層350に可視 光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。 【0270】

(35)

また、光学変換層350にシンチレータを用いれば、X線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したX線等の放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光(蛍光)に変換される。そして、当該光を光電変換素子50で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。

[0271]

シンチレータは、 X 線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し て可視光や紫外光を発する物質を含む。例えば、 G d 2 O 2 S : T b 、 G d 2 O 2 S : P r、 G d 2 O 2 S : E u 、 B a F C 1 : E u 、 N a I 、 C s I 、 C a F 2 、 B a F 2 、 C e F 3 、 L i F 、 L i I 、 Z n O などを樹脂やセラミクスに分散させたものを用いること ができる。

【0272】

なお、 セレン系材料を用いた光電変換素子 50 においては、 X線等の放射線を電荷に直接 変換することができるため、シンチレータを不要とする構成とすることもできる。

【0273】

また、図16(C)に示すように、カラーフィルタ330a、カラーフィルタ330bお よびカラーフィルタ330c上にマイクロレンズアレイ340を設けてもよい。マイクロ レンズアレイ340が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電 変換素子50に照射されるようになる。また、図16(B)に示す光学変換層350上に マイクロレンズアレイ340を設けてもよい。

以下では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例につ いて説明する。当該イメージセンサチップには、上記撮像装置の構成を用いることができ る。

【0275】

図 1 7 (A 1)は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ 4 5 0 を固定するパッケージ基板 4 1 0、 カバーガラス 4 2 0 および両者を接着する接着剤 4 3 0 等を有する。

[0276]

図 1 7 (A 2)は、当該パッケージの下面側の外観斜視図である。パッケージの下面には 、半田ボールをバンプ4 4 0 とした B G A (B a l l g r i d a r r a y)の構成を 有する。なお、 B G A に限らず、 L G A (L a n d g r i d a r r a y)や P G A ( P i n G r i d A r r a y)などであってもよい。

【0277】

図17(A3)は、カバーガラス420および接着剤430の一部を省いて図示したパッケージの斜視図である。パッケージ基板410上には電極パッド460が形成され、電極パッド460およびバンプ440はスルーホールを介して電気的に接続されている。電極パッド460は、イメージセンサチップ450とワイヤ470によって電気的に接続されている。

【0278】

また、図17(B1)は、イメージセンサチップをレンズー体型のパッケージに収めたカ メラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサ チップ451を固定するパッケージ基板411、レンズカバー421、およびレンズ43 5等を有する。また、パッケージ基板411およびイメージセンサチップ451の間には 10

20

ており、SiP(System in package)としての構成を有している。 [0279]図17(B2)は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板 411の下面および側面には、実装用のランド441が設けられるQFN(Quad f lat no-lead package)の構成を有する。なお、当該構成は一例であ り、QFP(Quad flat package)や前述したBGA等であってもよい [0280]10 図17(B3)は、レンズカバー421およびレンズ435の一部を省いて図示したモジ ュールの斜視図である。ランド441は電極パッド461と電気的に接続され、電極パッ ド 4 6 1 はイメージセンサチップ 4 5 1 またはICチップ 4 9 0 とワイヤ 4 7 1 によって 電気的に接続されている。 **[**0281**]** イメージセンサチップを上述したような形態のパッケージに収めることでプリント基板等 への実装が容易になり、イメージセンサチップを様々な半導体装置、電子機器に組み込む ことができる。 本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。 20 [0283] (実施の形態4) 本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソ ナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯 型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメ ラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーショ ンシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写 機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自 動販売機などが挙げられる。これら電子機器の具体例を図18に示す。  $\begin{bmatrix} 0 & 2 & 8 & 4 \end{bmatrix}$ 30 図 1 8 ( A ) は監視カメラであり、筐体 9 5 1 、レンズ 9 5 2 、支持部 9 5 3 等を有する 。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像 装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定する ものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメ ラとも呼ばれる。 【0285】 図 1 8 ( B ) はビデオカメラであり、第 1 筐体 9 7 1 、第 2 筐体 9 7 2 、表示部 9 7 3、 操作キー974、レンズ975、接続部976等を有する。操作キー974およびレンズ 975は第1筐体971に設けられており、表示部973は第2筐体972に設けられて いる。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様 の撮像装置を備えることができる。 [0286] 図18(C)はデジタルカメラであり、筐体961、シャッターボタン962、マイク9 63、発光部967、レンズ965等を有する。当該デジタルカメラにおける画像を取得 するための部品の一つとして本発明の一態様の撮像装置を備えることができる。 【0287】 図 1 8 ( D )は腕時計型の情報端末であり、筐体 9 3 1 、表示部 9 3 2 、リストバンド 9

3 3 、 操 作 用 の ボ タン 9 3 5 、 竜 頭 9 3 6 、 カ メ ラ 9 3 9 等 を 有 す る 。 表 示 部 9 3 2 は タ ッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つ として本発明の一態様の撮像装置を備えることができる。 [0288]

40

撮像装置の駆動回路および信号変換回路などの機能を有するICチップ490も設けられ

図 1 8 ( E )携帯電話機の一例であり、筐体 9 8 1 、表示部 9 8 2 、操作ボタン 9 8 3 、 外部接続ポート 9 8 4 、スピーカ 9 8 5 、マイク 9 8 6 、カメラ 9 8 7 等を有する。当該 携帯電話機は、表示部 9 8 2 にタッチセンサを備える。電話を掛ける、或いは文字を入力 するなどのあらゆる操作は、指やスタイラスなどで表示部 9 8 2 に触れることで行うこと

ができる。当該携帯電話機における画像を取得するための部品の一つとして本発明の一態

[0289]

様の撮像装置を備えることができる。

図18(F)は携帯データ端末であり、筐体911、表示部912、カメラ919等を有する。表示部912が有するタッチパネル機能により情報の入出力を行うことができる。 当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮 像装置を備えることができる。

[0290]

32

35

36

32 b

輝 点

画像

画像

領域

_	÷		~	π/ 6	- 95. I	-	/11-	~	÷	<del>.</del>	~ T			<u>+</u>	<u>4</u>	1.	<del></del>	<u>ب</u>	 			-	_	1. 1.0	_	<u>+</u>	-			
<u>ቀ</u>	美	肔	0)	形!	悲	ע <i>י</i>	1也	0	夫	肔	() <del>}</del>	17 思	к ())	記	軋	2	迌	且為	ナゴ	iわ	ਦ	5	<u>ر</u>	とか	C	5	ଚ .			
ľ	符	号	Ø	説日	明	1																								
ľ	0	2	9	1	]																									
С	1	1		1	容占	量素	₹子																							
С	2	1			容	量素	₹子																							
С	2	2		Ĩ	容	量 素	₹子																							
Т	r	1	1			トラ	ラン	ジ	ス	タ																				
Т	r	1	2			トラ	ラン	ジ	ス	タ																				
Т	r	2	1			トラ	ラン	ジ	ス	タ																				
Т	r	2	2			トラ	ラン	ジ	ス	タ																				
т	r	2	3			トラ	シン	ジ	ス	タ																				
т	r	2	4			トラ	シン	ジ	ス	タ																				
т	r	2	5			トラ	ラン	ジ	ス	タ																				
т	r	2	6			トラ	ラン	ジ	ス	タ																				
т	r	2	7			トラ	シン	ジ	ス	タ																				
т	r	2	8			トラ	シン	ジ	ス	タ																				
1	0			撮	象	装置	l																							
1	1			撮	象書	釢																								
1	2			制	卸音	鄞																								
1	3			演	算音	鄞																								
1	4			画	像	 见珵	目部																							
1	5			温」	宴 -	セン	ノサ																							
1	6			記	意語	部																								
1	7			記	意言	 部																								
1	8			1	2	 ター	- フ	т	ィ	ス																				
1	9			Ξ.	<u></u> .	- =	, JV	ネ	ઝ	1	י ד-	- ク	,																	
2	0			外著	邹材	後 暑	Ę			-		-																		
2	1			制	卸書	部	-																							
2	2			画	象	 仉 理	目部																							
2	3			記	意義	 邹																								
2	4			Ξ.	<u>.</u>	- 5	,ル	ネ	ッ	۲	ヮ -	- ク	,																	
3	0			画	象	-		-	-	-		-																		
3	1			輝	۲																									
3	1	b			領」	或																								

20

10

30

3	7		運	l	像						
3	8		運	l	像						
3	9		運	l	像						
4	0	а			λ	力	情	報			
4	0	b			λ	力	情	報			
4	1		У	(	力	層					
4	2		У	(	力	層					
4	3		中	1	間	層					
4	4		H	1	力	層					
5	0		አ	2	電	変	換	素	子		
5	1		ŀ	•	∍	ン	ジ	ス	タ		
5	2		ŀ	•	∍	ン	ジ	ス	タ		
5	3		٢		ラ	ン	ジ	ス	タ		
5	4		ŀ	•	ラ	ン	ジ	ス	タ		
5	6		Ē	Ī	源						
6	1		層	5							
6	2		層	5							
6	3		廇								
6	5		Ę	Ē	極						
6	6		ж	4	電	変	換	部			
6	6	а			層						
6	6	b			層						
6	7		Ē	ī	極						
7	1		西	,	線						
7	2		西	,	線						
7	3		西	2	線						
7	5		西	2	線						
7	6		西	ļ	線						
7	7		西	2	線						
7	8		西	,	線						
7	9		西	2	線						
8	0		Ē	Ī	素						
8	1		Ē	Ī	素	ア	レ	ィ			
8	2				路		-	•			
8	3		- 6	1	路						
8	4				路						
8	5				路						
9	1			ŗ	<u>~</u> ツ	ク	ゲ	_	Ь		
9	2		Be	Ā	壁	•			•		
9	3		紤	ð	縁	層					
1	0	0	7.5		半	道	体	装	罯		
1	1	0			記	守憤		路	-		
1	2	0			おお	昭	田田	記	愔	П	攺
1	3	0				路	, .,	цО	1/64	П	μц
1	4	0				路					
' 1	5	0			雷	二 法	洍	ெ	攺		
2	0	0			モシ	11	~~~ ~	コン	」 其	杤	
2	n	1			/ >)	л П	-	~	主其	版	
2 2	0	' 2			ン ミノ	П		ィッ	坐其	版	
2	1	0			¥	〕	「休	~ 圙	÷	1/2	
-	•	-			1	- 3	г <b>т'</b>				

(38)

10

20

30

9 8 2 表示部 9 8 3 操作ボタン 9 8 4 外部接続ポート 9 8 5 スピーカ 9 8 6 マイク 9 8 7 カメラ

【図1】











(C) <u>37</u> (30-35)



40b

42

ļį

ŧ



38 39

【図5】



【図6】

(A)





(C) <u>NN</u>





ОĽ

OS ON















【図10】





【図11】









(B)



【図14】











(44)















【図18】













フロントペー	ジの続き												
(51)Int.CI.					ΓI							テーマコード (参	考)
H 0 1 L	27/10	(20	06.01)		I	H 0 1 I	_ 27	7/088		Е			
H 0 1 L	21/8242	(20	06.01)		I	H 0 1 I	_ 27	7/088	33	1 E			
H 0 1 L	27/108	(20	06.01)		l	H 0 1 I	_ 27	7/10	48	1			
H 0 4 N	5/3745	(20	)11.01)		I	H 0 1 I	_ 27	7/10	46	1			
					I	H 0 1 I	_ 27	7/108	32	1			
					I	H 0 4 M	N 5	5/3745					
F ターム(参考	皆) 5F048	AB01	AB10	AC01	BA01	BA16	BB02	BB03	BB14	BD06	BD10		
		CB01	CB03	CB04	CB10								
	5F083	AD69	HA10	JA60	PR22	ZA12	ZA13						
	5F110	AA06	BB05	BB10	BB11	CC10	EE30	GG01	GG02	GG07	GG13		
		GG14	GG15	GG17	GG19	GG35	GG43	HMOO	NN74	NN78			