(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2013-62542 (P2013-62542A)

(43) 公開日 平成25年4月4日(2013.4.4)

(51) Int.Cl.			FΙ			テーマコード	(参考)
HO1L	21/304	(2006.01)	HO1L	21/304	622W	5F057	
HO1L	33/16	(2010.01)	HO1L	33/00	160	5 F 1 4 1	
HO1L	33/32	(2010.01)	HO1L	33/00	186		
			HO1L	21/304	621D		
			HO1L	21/304	622Q		
				審査請	ず 未請求	請求項の数 1 OL	(全 14 頁)

(21) 出願番号 特願2012-281719 (P2012-281719) (22) 出願日 平成24年12月25日 (2012.12.25) (62) 分割の表示 特願2011-198118 (P2011-198118) の分割 (74)代理人 100076428 平成23年9月12日 (2011.9.12) 原出願日 (74)代理人 100112508

(71) 出願人 000005968

三菱化学株式会社

東京都千代田区丸の内一丁目1番1号

弁理士 大塚 康徳

弁理士 高柳 司郎

(74)代理人 100115071

弁理士 大塚 康弘

(74)代理人 100116894

弁理士 木村 秀二

(72) 発明者 小林 由季

茨城県牛久市東猯穴町1000番地 三菱

化学株式会社内

最終頁に続く


(54) 【発明の名称】 m面GaN基板の表面処理方法


(57)【要約】

【課題】本発明は、m面GaN基板の表面処理方法を提 供する。

【解決手段】m面GaN基板の表面処理方法は、m面G aN基板の表面を、酸性のCMPスラリーを用いて0. 5 μ m / h 以下のポリッシングレートでポリッシングす る第1工程と、該第1工程に続いて該m面GaN基板の 該表面を水洗する第2工程と、を有する。

【選択図】図1





【特許請求の範囲】

【請求項1】

<u>m面 G a N 基板の表面を、酸性の C M P スラリーを用いて 0 . 5 μ m / h 以下のポリッシングレートでポリッシングする第 1 工程と、該第 1 工程に続いて該m面 G a N 基板の該</u>表面を水洗する第 2 工程と、を有するm面 G a N 基板の表面処理方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、m面GaN基板の表面処理方法に関する。

【背景技術】

[0002]

発光ダイオード素子として、 G a N 系半導体を用いて形成された発光構造を有する G a N 系発光ダイオード素子がある。 G a N 系半導体は、一般式 A l a I n b G a 1 a a b N (0 a 1、0 b 1、0 a + b 1)で表される化合物半導体であり、窒化物半導体、窒化物系化合物半導体などとも呼ばれる。

GaN系半導体を用いて形成されたダブルヘテロpn接合型の発光構造をm面GaN基板上に有する半導体発光素子が公知である(非特許文献1~4)。

[0003]

非特許文献1~3に開示されているのは発光ダイオード素子であり、いずれの素子においても、m面GaN基板上にエピタキシャル成長により形成されたn型のSiドープGaN層上にn側オーミック電極が形成されている。非特許文献4に開示されているのはレーザダイオード素子であり、m面GaN基板の裏面にn側オーミック電極が形成されている。このレーザダイオード素子の閾値電流はCW駆動時で36mA、パルス駆動時で28mAであり、閾値電圧は約7~8Vとなっている。

[0004]

GaN基板上に発光構造を形成した発光素子においては、GaN基板の裏面に良好なの側オーミック電極を形成することが難しいといわれている(特許文献1~6)。それで研解して記載された方法では、GaN基板の裏面を粒径10μm以上の研磨低減が回りて制くすることにより、該裏面上に形成するn側オーミック電極の接触抵抗の低調板の裏面をウェットエッチンがまたはドライエッチングで担している。一方、特許文がの裏面をウェットエッチングまたはドライエッチングでで担くしている。一方、特許ンが形成のにはポリッシングしたときを落とすためにその裏面をグラインディング、ラッピののほよれば、GaN基板の厚さを落とすためにそのされ、これが良好なオーミック電極のほよれば、リングしたときにダメージ層が形成されている。しかしないまするとのことである。そこで、該特許文がで削っている。しかいる中ではないのであるには、ウェットエッチングではこの目的は達成できなかったと記載されている。特許文献の方法では、GaN基板の裏面をドライエッチングではこの目的はできなかったと記載されている。特許文献の技に記載された方法では、GaN基板の裏面をドライエッチングして、機械研算をはいた方法では、GaN基板の裏面をドライエッチングして、機械研算をはいた方法では、GaN基板の表面をドライエッチングして、機械研算をはいるに記載された方法では、GaN基板の表面をドライエッチングして、機械研算を対象生した結晶欠陥を含む部分を削り取ることにより、GaN基板とn側オーミッ見や発生した結晶欠陥を含む部分を削り取ることにおいている。

【先行技術文献】

【特許文献】

[0005]

【特許文献1】特開平11-340571号公報

【特許文献2】特開2002-16312号公報

【特許文献3】特開2004-71657号公報

【特許文献4】特開2003-51614号公報

【特許文献 5 】特開 2 0 0 3 - 3 4 7 6 6 0 号公報

【特許文献 6 】特開 2 0 0 4 - 6 7 1 8 号公報

【非特許文献】

10

20

30

40

[0006]

【非特許文献 1】Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 45, No. 45, 2006, pp. L1197-L1199

【非特許文献 2】Mathew C. Schmidt et al., Japanese Journal of Applied Physics, Vol. 46, No. 7, 2007, pp. L126-L128

【非特許文献 3】Shih-Pang Chang et al., JournalofThe Electrochemical Society, 157 (5) H501-H503 (2010)

【非特許文献 4】Kuniyoshi Okamoto et al., JapaneseJournal of Applied Physics, Vol. 46, No. 9, 2007, pp. L187-L189

【発明の概要】

【発明が解決しようとする課題】

[0007]

m面GaN基板上に発光構造を形成したGaN系発光ダイオード素子は、QCSE効果が生じないので、印加電流の増加に伴う発光波長の変動が小さいことが要求される白色LED用の励起光源に適している。しかし、発光ダイオード素子の発熱量が大きかったり、その放熱性が良好でない場合には、該発光ダイオード素子が放出する熱で蛍光体の温度が大きく変動することとなり、期待通りの効果が得られなくなる。また、発熱量が大きく放熱性が良好でない発光ダイオード素子は、印加電流を増やすにつれてそれ自体の温度も大きく上昇するので、発光効率の低いものとなる。

[0008]

本発明は、m面GaN基板の表面処理方法を提供する。

【課題を解決するための手段】

[0009]

本発明の一実施形態に係るm面GaN基板の表面処理方法は、m面GaN基板の表面を 、酸性のCMPスラリーを用いて0.5μm/h以下のポリッシングレートでポリッシン グする第1工程と、該第1工程に続いて該m面GaN基板の該表面を水洗する第2工程と 、を有する。

【発明の効果】

[0010]

本発明により、m面GaN基板の表面処理方法が提供される。

【図面の簡単な説明】

[0011]

【図1】本発明者等が試作したGaN系発光ダイオード素子の構造を示す模式図であり、図1(a)は上面図、図1(b)は図1(a)のX・X線の位置における断面図である。

【図2】マスクパターンの平面図である。

【図3】マスクパターンの向きを説明するための平面図である。

【図4】加工eを施したm面GaN基板の裏面のSEM像である。

【発明を実施するための形態】

[0012]

以下の各実施形態に係るGaN系発光ダイオード素子は、m面GaN基板の裏面に形成されたn側オーミック電極を有するので、金属電極上にハンダを用いて固定することができる。つまり、放熱性が良好となる形態で実装することができる。また、上記の各実施形態に係るGaN系発光ダイオード素子は、順方向電圧が低く抑えられているので、発熱量が小さい。従って、白色LED用の励起光源に極めて適している。

本発明者等によるGaN系発光ダイオード素子(以下では「LED素子」ともいう)の 試作および評価の結果を以下に記す。

1.試作したLED素子の基本構造

図 1 に、試作した L E D 素子の基本構造を模式的に示す。図 1 (a) は上面図、図 1 (b) は図 1 (a) の X - X 線の位置における断面図である。図 1 (a) に示すように、 L E D 素子 1 の平面形状は矩形であり、サイズは 3 5 0 μ m × 3 4 0 μ m である。

10

20

30

30

40

[0013]

図1(b)に示すように、LED素子1は、基板10の上にGaN系半導体からなる半導体積層体20を有している。基板10はm面GaN基板であり、半導体積層体20は該基板10のおもて面11上に配置されている。半導体積層体20は基板10側から順に、第1のアンドープGaN層21、Siドープされたn型GaNコンタクト層22、第2のアンドープGaN層23、Siドープされたn型GaNクラッド層24、MQW活性層25、Mgドープされたp型A1_{0.1}Ga_{0.9}Nクラッド層26、Mgドープされたp型A1_{0.1} Ga_{0.9}Nクラッド層26、Mgドープされたp

[0014]

MQW活性層 2 5 は、交互に積層されたアンドープ I n $_0$ $_0$ $_4$ G a $_0$ $_0$ $_9$ $_6$ Nバリア層とアンドープ I n $_0$ $_1$ $_1$ $_6$ G a $_0$ $_1$ $_8$ $_4$ Nウェル層とを有している。アンドープ I n G a N バリア層の数は 4 層、アンドープ I n G a N ウェル層の数は 3 層であり、ゆえに、 MQ W活性層 2 5 の最下層と最上層はいずれもバリア層である。ウェル層の組成は発光ピーク波長が 4 4 5 \sim 4 6 5 n m の範囲内に入るように調整されたものである。

[0015]

LED素子1は2つのn側電極と1つのp側電極を有している。n側電極のひとつは第1のn側メタルパッドE11であり、基板10の裏面12全体を覆うように設けられている。もうひとつは第2のn側メタルパッドE12であり、半導体積層体20を一部除去することにより露出したn型GaNコンタクト層22の表面上に形成されている。第1のn側メタルパッドE11と第2のn側メタルパッドE12は、どちらもオーミック電極を兼用している。p側電極を構成するのは、p型A1GaNコンタクト層27の上面に形成されたオーミック性の透光性電極E21と、該透光性電極E21上の一部に形成されたp側メタルパッドE22である。MQW活性層25への電流印加は、第1のn側メタルパッドE11とp側メタルパッドE22を通して行うこともできる。

[0016]

第1のn側メタルパッドE11は多層膜であり、基板10側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層を有している。第2のn側メタルパッドE12も同様の積層構造を備える多層膜であり、n型GaNコンタクト層22側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層を有している。透光性電極E21はITO(インジウム錫酸化物)膜である。p側メタルパッドE12は第1のn側メタルパッドE11なよび第2のn側メタルパッドE12と同様の積層構造を備える多層膜であり、透光性電極E21側から順にTiW層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層、Pt層、Au層を有している。

2 . L E D 素子の試作

LED素子1を次の手順により作製した。

2 - 1 . エピタキシャル成長

[0017]

このm面 G a N 基板のおもて面上に、常圧 M O V P E 法を用いて複数の G a N 系半導体層をエピタキシャル成長させて半導体積層体を形成した。 I I I 族原料には T M G (トリメチルガリウム) 、 T M I (トリメチルインジウム) および T M A (トリメチルアルミニウム)、 V 族原料にはアンモニア、 S i 原料にはシラン、 M g 原料にはビスエチルシクロペンタジエニルマグネシウム ((E t C p) , M g) を用いた。

[0018]

各層の成長温度および膜厚を表1に示す。

[0019]

10

20

30

【表1】

層	成長温度(℃)	膜厚(nm)		
第1のアンドープGaN層	1040	10		
n型GaNコンタクト層	1040	1500		
第2のアンドープGaN層	800	200		
n型GaNクラッド層	800	20		
アンドープInGaNバリア層	800	19		
アンドープInGaN井戸層	760	5		
p型AlGaNクラッド層	1032	140		
p型AlGaNコンタクト層	1067	60		

[0020]

n 型 G a N コンタクト層、 n 型 G a N クラッド層、 p 型 A 1 G a N クラッド層および p 型 A 1 G a N コンタクト層に添加した不純物の濃度は表 2 に示す通りである。

[0021]

【表2】

層	不純物	濃度(cm ⁻³)		
n型GaNコンタクト層	Si	7 × 10 ¹⁸		
n型GaNクラッド層	Si	2. 5 × 10 ¹⁸		
p型AlGaNクラッド層	Mg	3×10 ¹⁹		
p型AIGaNコンタクト層	Mg	4. 6 × 10 ¹⁹		

[0022]

p型AlGaNクラッド層およびp型AlGaNコンタクト層に添加したMgの活性化は、p型AlGaNコンタクト層を所定時間成長させた後、MOVPE装置の成長炉内で基板温度が室温まで降下する間に、該成長炉内に流す窒素ガスおよびアンモニアガスの流量を制御する方法を用いて行った。

2 - 2 . p 側電極および第 2 の n 側メタルパッドの形成

上記エピタキシャル成長により形成した半導体積層体の表面(p型A1GaNコンタクト層の表面)に、電子ビーム蒸着法によりITO膜を210nmの厚さに形成した。続いて、フォトリソグラフィとエッチングの技法を用いて、このITO膜を所定の形状にパターニングして、透光性電極を形成した。パターニング後、反応性イオンエッチング(RIE)加工により半導体積層体の一部を除去して、第2のn側メタルパッドを形成すべき部位にn型GaNコンタクト層を露出させるとともに、メサ形成を行った。RIE加工においては、エッチングガスとしてC12を用い、アンテナ/バイアスを100W/20W、チャンバー内圧力を0.3Paと設定した。

[0 0 2 3]

RIE加工に続いて、上記作製したITO膜に対し、大気雰囲気中、520 で20分間の熱処理を施した。更に続けて、RTA(Rapid Thermal Annealing)装置を用いて、このITO膜に対し、窒素ガス雰囲気中、500 で1分間の熱処理を施した。

10

20

30

40

[0024]

ITO膜の熱処理後、リフトオフ法を用いて、第2のn側メタルパッドとp側メタルパッドを同時に所定のパターンに形成した。第2のn側メタルパッドとp側メタルパッドを構成するメタル多層膜に含まれる全ての層(TiW層、Au層およびPt層)は、スパッタリング法で形成した。TiW膜を形成する際は、ターゲットにTi含有量が10wt%のTi・Wターゲット、スパッタガスにAr(アルゴン)を使用し、スパッタ条件はRF電力800W、Ar流量50sccm、スパッタガス圧2.2×10・1Paとした。最下層であるTiW層とその直上に積層するAu層の厚さは108nmとし、それ以外のPt層およびAu層の厚さはいずれも89nmとした。

[0025]

第2のn側メタルパッドとp側メタルパッドを形成した後、露出した半導体積層体の表面および透光性電極の表面に、SiO₂からなるパッシベーション膜を230nmの厚さに形成した。

2 - 3 . m面GaN基板の裏面の加工

上記パッシベーション膜の形成後、m面GaN基板の裏面に対し、以下に加工a~加工fとして記す6通りの異なる加工を行った。

[0026]

加工 a : m 面 G a N 基板の裏面にラッピングおよびポリッシングをこの順に施すことにより、該基板の厚さを 2 0 0 μ m に減じた。

[0027]

ラッピング工程では、定法に従い、使用するダイヤモンド砥粒の粒径を段階的に小さく していった。

[0028]

ポリッシング工程では、酸性コロイダルシリカ(粒径 $7.0 \sim 1.0.0$ n m)に酸を添加して p H を 2 未満に調整した C M P スラリーを用い、ポリッシングレートが 0.5 μ m / h となるように荷重を調整し、ポリッシング加工時間は約 1.4 時間とした。この条件でポリッシュされた m 面 G a N 基板の表面は、 A F M (例えばDIGITALINSTRUMENTS社製 DIMENSI ON 5000)を用いて測定される 1.0 μ m 角の範囲の算術平均粗さ R a が 0.1 n m 以下となる。

[0 0 2 9]

ポリッシングされた面(m面GaN基板の裏面)は水で洗った後、更に室温のIPAおよびアセトンを用いて洗浄し、乾燥後に5分間の紫外線オゾン洗浄(110、酸素流量5L/分)を施した。

[0030]

加工 b:加工 a を行った後、更に、 R I E によってm面 G a N 基板の裏面から表層部分を削り取った。 R I E 条件は上記 2 ・ 2 .で半導体積層体に対して R I E 加工を施したときの条件と同じとし、エッチング深さが 0 . 1 μ m となるよう、エッチング時間を 6 0 秒に設定した。 R I E 加工後の表面の粗さを触針式段差計(株式会社小坂研究所製 E T 3 0 0 0)で測定したところ、算術平均粗さ R a は 0 . 0 2 μ m、最大高さ R z は 0 . 0 4 μ m であった。

[0031]

加工 c : 加工 a を行った後、更に、 R I E によって m 面 G a N 基板の裏面から表層部分を削り取った。 R I E 条件は上記 2 - 2 . で半導体積層体に対して R I E 加工を施したときの条件と同じとし、エッチング深さが 1 . 0 μ m となるよう、エッチング時間を 6 1 0 秒に設定した。 R I E 加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さ R a は 0 . 0 6 μ m、最大高さ R z は 0 . 5 5 μ m であった。

[0032]

加工 d : 加工 a を行った後、更に、 R I E によって m 面 G a N 基板の裏面から表層部分を削り取った。 R I E 条件は上記 2 - 2 . で半導体積層体に対して R I E 加工を施したときの条件と同じとし、エッチング深さが 2 . 0 μ m となるよう、エッチング時間を 1 2 2

10

20

30

40

0秒に設定した。 R I E 加工後の表面の粗さを触針式段差計で測定したところ、算術平均粗さ R a は 0 . 0 7 ~ 0 . 1 2 μ m 、最大高さ R z は 1 . 3 0 μ m であった。

[0033]

加工e:加工aを行った後のm面GaN基板の裏面に、ノボラック樹脂を用いたポジ型フォトレジスト(住友化学株式会社製 スミレジストPFI・34AL)を1.6μmの厚さにコーティングし、フォトリソグラフィ技法を用いて該フォトレジストをパターニングすることによって、図2に示すマスクパターンを形成した。すなわち、複数の円形エッチングマスクが三角格子の格子位置に配置されたマスクパターンである。各円形マスクの直径(図2中のR)は2μm、隣り合う円形マスク間のスペース(図2中のS)は2.5μmとした。マスクパターンの方向は、図3に示すように、三角格子の6つの格子位置を頂点とする正六角形ABCDEFの2つの辺BC、EFが、m面GaN基板のc軸と直交するように定めた。

[0034]

上記のように形成したマスクパターンをエッチングマスクに用いてRIEを行うことにより、m面GaN基板の裏面を凹凸状に加工した。エッチングガスとしてCl2を用い、アンテナ / バイアスを100W / 20W、チャンバー内圧力を0.3Paと設定して、エッチング選択比が約1となるようにした。なお、ここでいうエッチング選択比は、エッチング時間が約800秒以下であるときの、〔GaNのエッチングレート〕 / 〔マスクのエッチングレート〕 である。この条件で、1500秒間、RIE加工を行った。マスクパターンは、エッチング時間が約800秒に達したところで殆ど消失した。RIE加工後、有機溶剤を用いてウェハを洗浄し、続けて、RIE加工された面に5分間の紫外線オゾン洗浄(110、酸素流量5L/分)を施した。

[0035]

加工 e を施した m 面 G a N 基板の裏面の S E M 像を図 4 に示す。図 4 において(a)は平面図、(b)は断面方向から見た図、(c)は斜視図である。 図 4 (a)~(c)のいずれにおいても紙面内で右から左に向かう方向が、 G a N の [0 0 0 1] 方向(c + 方向)であり、左から右に向かう方向が G a N の [0 0 0 - 1] 方向(c - 方向)である。m 面 G a N 基板の裏面に形成された突起の高さは 1 . 5 μ m であった。

[0036]

加工f:加工aを行った後のm面GaN基板の裏面に、加工eと同じ手順でマスクパターンを形成したが、RIEチャンバー内に設置した後、薄いサファイア板でm面GaN基板の裏面を覆うことにより、該裏面がRIE加工を受けないように保護した。このことを除いて、加工fで行った処理は、加工eと同じである。すなわち、加工fを施したm面GaN基板の裏面には、フォトレジストを用いてマスクパターンを形成する処理、該マスクパターンを有機溶剤を用いて取り除く処理、及び、該マスクパターン除去後の紫外線オゾン洗浄処理が行われている。

2 - 4 . 第 1 の n 側 メ タ ル パ ッ ド の 形 成

上記加工a~fのいずれかを行ったm面GaN基板の裏面に、第1のn側メタルパッドとなるメタル多層膜を形成した。このメタル多層膜に含まれる全ての層(TiW層、Au層およびPt層)は、スパッタリング法で形成した。TiW膜を形成する際は、ターゲットにTi含有量が10wt%のTi・Wターゲット、スパッタガスにAr(アルゴン)を使用し、スパッタ条件はRF電力800W、Ar流量50sccm、スパッタガス圧2.2×10^{・1}Paとした。最下層であるTiW層とその直上に積層するAu層の厚さは108nmとし、それ以外のPt層およびAu層の厚さはいずれも89nmとした。

[0037]

上記メタル多層膜の形成後、スクライブおよびブレーキングを行うことによりウェハを分断し、LED素子をチップにした。上記メタル多層膜はこの工程でGaN基板と共に分断した。従って、第1のn側メタルパッドの平面形状はm面GaN基板の裏面の形状と同じとなった。また、第1のn側メタルパッドのサイズはチップサイズと略同じ350μm×340μmとなった。

10

20

30

40

2 - 5 . 順方向電圧の評価

上記手順にて得たLEDチップに対して、第1のn側メタルパッドとp側メタルパッドを通して電流を印加したときの順方向電圧(Vf₁)と、第2のn側メタルパッドとp側メタルパッドを通して電流を印加したときの順方向電圧(Vf₂)を比較した。印加電流はパルス幅1msec、パルス周期1msecのパルス電流とし、電流値は20mAおよび60mAの2通りとした。結果を表3に示す。

[0038]

【表3】

m面GaN基板の裏面加工	Vf ₁ (V)		Vf ₂ (V)		$Vf_1-Vf_2(V)$	
TIIII GaN 型板の表面加工	20mA	60mA	20mA	60mA	20mA	60mA
加工a	3.7	4.3	3.7	4.3	0.0	0.0
加工b	7.3	9.2	3.7	4.3	3.6	4.9
加工c	7.3	9.1	3.7	4.3	3.5	4.8
加工d	6.6	8.3	3.8	4.4	2.8	3.9
加工e	8.2	9.5	3.7	4.3	4.5	5.2
加工f	4.3	5.6	3.7	4.3	0.6	1.4

[0039]

表 3 に示すように、m面 G a N 基板の裏面に加工 a のみを行ったLEDチップではVf $_1$ とVf $_2$ は一致したのに対し、加工 b ~ f を行ったLEDチップではいずれもVf $_1$ がVf $_2$ よりも大きくなった。特に、R I E 加工を含む加工 b ~ e を行ったLEDチップでは、その差は数 V 以上にもなった。

[0040]

また、m面 G a N 基板の裏面に加工 a のみを行った L E D チップに、パルス幅 1 m s e c 、パルス周期 1 m s e c の順方向電流を 2 0 m A 、 6 0 m A 、 1 0 0 m A 、 1 2 0 m A 、 1 8 0 m A 、 2 4 0 m A および 3 5 0 m A 印加したときの V f 1 を表 4 に示す。表 4 には、それに加えて、第 1 の n 側メタルパッドにおける平均電流密度を示している。この平均電流密度は順方向電流を n 側メタルパッドの面積(3 5 0 μ m × 3 4 0 μ m)で除した値であり、 n 側メタルパッドとm面 G a N 基板の裏面との界面を横切って流れる電流の平均的な密度を表している。

[0041]

【表4】

順方向電流(mA)	20	60	100	120	180	200	240	350
第2のn側メタルパッドにおける 電流密度(A/cm ²)	17	50	84	101	151	168	202	294
Vf ₁ (V)	3.7	4.3	4.7	4.9	5.3	5.4	5.6	6.0

[0042]

本発明は、以上に記したLED素子の試作および評価から得られた知見に基づき完成されたものである。ただし、いうまでもないことであるが、本発明は、試作されたLED素子や、試作で用いられた方法に限定されるものではない。

[0043]

本明細書に開示された事項には以下に記載する半導体発光素子が含まれる。

10

20

40

30

10

20

30

40


- (1) n型導電性のm面 G a N 基板と、該m面 G a N 基板のおもて面上に G a N 系半導体を用いて形成された発光構造と、該m面 G a N 基板の裏面に形成された n 側オーミック電極とを有し、当該素子に印加される順方向電流が 2 0 m A のときの順方向電圧が 4 . 0 V 以下である半導体発光素子。
- (2) n 型導電性のm面 G a N 基板と、該m面 G a N 基板のおもて面上に G a N 系半導体を用いて形成された発光構造と、該m面 G a N 基板の裏面に形成された n 側オーミック電極とを有し、当該素子に印加される順方向電流が 6 0 m A のときの順方向電圧が 4 . 5 V 以下である半導体発光素子。
- (3) n 型導電性のm面 G a N 基板と、該m面 G a N 基板のおもて面上に G a N 系半導体を用いて形成された発光構造と、該m面 G a N 基板の裏面に形成された n 側オーミック電極とを有し、当該素子に印加される順方向電流が 1 2 0 m A のときの順方向電圧が 5 . 0 V 以下である半導体発光素子。
- (4) n 型導電性のm面 G a N 基板と、該m面 G a N 基板のおもて面上に G a N 系半導体を用いて形成された発光構造と、該m面 G a N 基板の裏面に形成された n 側オーミック電極とを有し、当該素子に印加される順方向電流が 2 0 0 m A のときの順方向電圧が 5 . 5 V 以下である半導体発光素子。
- (5) n 型導電性のm面 G a N 基板と、該m面 G a N 基板のおもて面上に G a N 系半導体を用いて形成された発光構造と、該m面 G a N 基板の裏面に形成された n 側オーミック電極とを有し、当該素子に印加される順方向電流が 3 5 0 m A のときの順方向電圧が 6 . 0 V 以下である半導体発光素子。
- (6)前記発光構造が、GaN系半導体からなる活性層と、該活性層と前記m面GaN基板との間に配置されたn型GaN系半導体層と、該n型GaN系半導体層とで該活性層を挟むp型GaN系半導体層と、を含む、前記(1)~(5)のいずれかに記載の半導体発光素子。
- (7) 発光ダイオード素子である、前記(1) ~ (6) のいずれかに記載の半導体発光素子。
- (8)前記m面 G a N 基板の裏面の面積が 0 . 0 0 1 2 c m ² 以上である、前記 (1) ~ (7) の N ずれかに記載の半導体発光素子。
- (9)前記n側オーミック電極の面積が0.0012cm²以上、前記m面GaN基板の 裏面の面積以下である、前記(8)に記載の半導体発光素子。
- (1 0) 前記 m 面 G a N 基板のキャリア 濃度が 1 \times 1 0 1 7 c m $^{-3}$ である、前記 (1) \sim (1 1) のいずれかに記載の半導体発光素子。


[0044]

また、当業者であれば、以下に記載するm面GaN基板の表面処理方法または半導体素子の製造方法が、本明細書に開示されていることを理解するであろう。


- (a 1) m面 G a N 基板の表面を、酸性の C M P スラリーを用いて 0 . 5 μ m / h 以下のポリッシングレートでポリッシングする第 1 工程と、該第 1 工程に続いて該m面 G a N 基板の該表面を水洗する第 2 工程と、を有するm面 G a N 基板の表面処理方法。
- (a 2) 前記 C M P スラリーの p H が 2 未満である、前記(a 1)に記載の表面処理方法
- (a 3) 前記第1工程では前記m面GaN基板の表面をポリッシュ後の算術平均粗さRaが0.1nm以下となるようにポリッシングする、前記(a1)または(a2)に記載の表面処理方法。
- (a4) n型導電性を有するm面GaN基板の表面にオーミック電極を形成する電極形成工程を有するとともに、該電極工程の前に、該表面の仕上げ工程として前記(a1)~(a3)のいずれかに記載の表面処理方法を用いた表面処理を該表面に施す表面処理工程を有する、半導体素子の製造方法。
- (a5)前記 n 型導電性を有するm面 G a N 基板のキャリア濃度が 1 \times 1 0 ^{1 7} c m ^{- 3} である、半導体素子の製造方法。

【図1】







【図2】




【図3】




【図4】



(a)



(b)



(c)

フロントページの続き

F ターム(参考) 5F057 BB06 BC06 DA03 DA05 DA38 EA01 EA07 EA16 EA32 EC30 5F141 AA03 AA24 AA31 AA33 CA04 CA05 CA12 CA23 CA40 CA65 CA74 CA77 CA88 CA92 CA98 CA99