

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-123851

(P2007-123851A)

(43) 公開日 平成19年5月17日(2007.5.17)

(51) Int. Cl.	F I	テーマコード (参考)
HO 1 L 31/10 (2006.01)	HO 1 L 31/10 A	5 F O 4 9
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 2 2	5 F 1 1 0
HO 1 L 21/336 (2006.01)	HO 1 L 29/78 6 1 8 B	
	HO 1 L 29/78 6 2 7 G	

審査請求 未請求 請求項の数 23 O L (全 14 頁)

(21) 出願番号	特願2006-258037 (P2006-258037)	(71) 出願人	000005049 シャープ株式会社
(22) 出願日	平成18年9月22日 (2006.9.22)		大阪府大阪市阿倍野区長池町22番22号
(31) 優先権主張番号	11/261, 191	(74) 代理人	110000338 特許業務法人原謙三国際特許事務所
(32) 優先日	平成17年10月28日 (2005.10.28)		
(33) 優先権主張国	米国 (US)	(72) 発明者	シェン テン スー アメリカ合衆国 ワシントン州 98607, カマス, エヌ. ダブリュ. トラウト コート 2216
		(72) 発明者	チョン ジャン リー アメリカ合衆国 ワシントン州 98607, カマス, エヌ. ダブリュ. サーティセ カンド アヴェニュー 2525

最終頁に続く

(54) 【発明の名称】 光吸収しきい値バイアス領域を有するフローティングボディゲルマニウムフォトトランジスタ

(57) 【要約】 (修正有)

【課題】 ゲルマニウムフォトトランジスタのフローティングボディ効果を高める。

【解決手段】 光吸収しきい値バイアス領域を有するフローティングボディゲルマニウムフォトトランジスタの製造方法において、P型シリコン基板の第1の表面上に選択的に形成された絶縁体層上に、エピタキシャルGe層を形成する工程と、Ge層中にチャネル領域を形成する工程と、ゲート誘電体、ゲート電極、およびゲートスペーサを形成する工程と、Ge層中にソース/ドレイン(S/D)領域を形成する工程と、Ge層中にチャネル領域に隣接する光吸収しきい値バイアス領域を形成する工程とを有する。一実施形態において、第2のS/D領域は、オフセット領域によりチャネルから引き離され、光吸収しきい値バイアス領域は、濃度の薄いP型ドーピング後のGe層中のオフセット領域である。

【選択図】 なし

【特許請求の範囲】

【請求項 1】

光吸収しきい値バイアス領域を有するフローティングボディゲルマニウム (Ge) フォトトランジスタを製造する方法であって、

P 型不純物が添加されたシリコン (Si) 基板を用意する工程と、

前記 Si 基板の第 1 の表面上に、絶縁体層を選択的に形成する工程と、

前記絶縁体層上に、エピタキシャル Ge 層を形成する工程と、

前記 Ge 層中に、チャンネル領域を形成する工程と、

前記チャンネル領域上に、ゲート誘電体、ゲート電極およびゲートスペーサを形成する工程と、

前記 Ge 層中に、ソース/ドレイン (S/D) 領域を形成する工程と、

前記 Ge 層中に、前記チャンネル領域に隣接する光吸収しきい値バイアス領域を形成する工程とを有することを特徴とする方法。

10

【請求項 2】

前記絶縁体層上に前記エピタキシャル Ge 層を形成する工程は、堆積させた Ge を液相エピタキシー (LPE) 法により処理する工程を含むことを特徴とする請求項 1 に記載の方法。

【請求項 3】

前記絶縁体層上に Ge を堆積させる工程は、約 300 ~ 1000 ナノメートル (nm) の範囲の厚さに Ge を堆積させる工程を含むことを特徴とする請求項 2 に記載の方法。

20

【請求項 4】

前記堆積させた Ge を LPE 法により処理する工程は、

前記 Ge の融解温度よりも高い融解温度を有する Ge バリア材料により前記 Ge を封止する工程と、

前記 Ge バリア材料の融解温度よりも低い温度により前記 Ge を融解させる工程とを含むことを特徴とする請求項 2 に記載の方法。

【請求項 5】

前記 Si 基板の第 1 表面上に、前記絶縁体層を選択的に形成する工程は、

前記 Si 基板上に、上部表面を有するシリコン窒化物を堆積させる工程と、

前記エピタキシャル Ge 層を形成した後、前記 Ge 層を封止する材料、前記 Ge 層、および前記シリコン窒化物を選択的にエッチングすることによって、Si 基板の第 2 の表面を露出させる工程とを含み、

30

前記 Si 基板の第 2 の表面上にシリコン酸化物を堆積させる工程と、

前記 Ge 層を封止する材料の高さになるまで、前記シリコン酸化物を化学的機械的研磨 (CMP) する工程と、

エッチングにより、前記 Ge 層を封止する材料を除去する工程とをさらに有することを特徴とする請求項 1 に記載の方法。

【請求項 6】

深部硼素 (ボロン) イオン注入を行う工程と、

前記シリコン窒化物上部表面の直上の前記 Ge 層中に、P 型領域を形成する工程とを、さらに有することを特徴とする請求項 5 に記載の方法。

40

【請求項 7】

前記 Ge 層中に前記 S/D 領域を形成する工程は、

前記 Si 基板の第 2 の表面の概ね上に、第 1 の長さを有する第 1 の S/D 領域を形成する工程と、

前記第 1 の長さよりも長い第 2 の長さを有する第 2 の S/D 領域を形成する工程とを含み、

前記 Ge 層中に、前記光吸収しきい値バイアス領域を形成する工程は、前記第 2 の S/D 領域の下に、前記光吸収しきい値バイアス領域を形成する工程を含むことを特徴とする請求項 5 に記載の方法。

50

【請求項 8】

前記 Ge 層中に前記 S / D 領域を形成する工程は、
 前記 Si 基板の第 2 の表面の概ね上に、第 1 の S / D 領域を形成する工程と、
 オフセット領域により、前記チャンネルから引き離された第 2 の S / D 領域を形成する工程とを含み、

前記 Ge 層中の前記光吸収しきい値バイアス領域を形成する工程は、前記 Ge 層中の前記オフセット領域に P 型の不純物を添加する工程を含むことを特徴とする請求項 5 に記載の方法。

【請求項 9】

前記絶縁体層および Si 基板の第 2 の表面上に Ge を堆積させる工程は、化学気相成長法 (CVD)、物理気相成長法 (PVD)、および分子線エピタキシー法 (MBE) をから成る群から選択される方法により Ge を堆積させる工程を含むことを特徴とする請求項 3 に記載の方法。

【請求項 10】

前記 Ge を融解させる工程は、約 920 ~ 1000 の範囲の温度に、約 0 ~ 10 秒の範囲の時間継続して、Si 基板を加熱する工程を含むことを特徴とする請求項 3 に記載の方法。

【請求項 11】

前記 Si 基板上に前記絶縁体層を選択的に形成する工程は、約 10 ~ 500 nm の範囲の層厚を有する絶縁体層を形成する工程を含むことを特徴とする請求項 1 に記載の方法。

【請求項 12】

前記チャンネル領域上に、前記ゲート誘電体、前記ゲート電極、および前記ゲートスペーサを形成する工程は、前記ゲート誘電体および前記ゲートスペーサを、広い禁制帯幅 (wide band gap) の材料から形成する工程を含むことを特徴とする請求項 1 に記載の方法。

【請求項 13】

前記チャンネル領域上に、前記ゲート誘電体、前記ゲート電極、および前記ゲートスペーサを形成する工程は、

前記チャンネル上の前記ゲート誘電体を、 SiO_2 、 GeO_2 、 Al_2O_3 、 HfO_2 、 ZrO_2 、 TiO_2 、 Ta_2O_5 、およびこれらを組み合わせた材料から成る群から選択される材料から形成する工程と、

前記ゲート電極を、多結晶 Ge、多結晶 SiGe、および多結晶シリコン (ポリシリコン) から成る群から選択される材料から形成する工程と、

前記電極に隣接する前記ゲートスペーサを、 SiO_2 および Si_3N_4 から成る群から選択される材料から形成する工程とを含むことを特徴とする請求項 12 に記載の方法。

【請求項 14】

光吸収しきい値バイアス領域を有するフローティングボディゲルマニウム (Ge) フォトランジスタであって、

P 型不純物が添加されたシリコン (Si) 基板と、

前記 Si 基板の第 1 の表面上の絶縁体層と、

前記絶縁体層上のエピタキシャル Ge 層と、

前記 Ge 層中のチャンネル領域と、

前記チャンネル領域上のゲート誘電体、ゲート電極、およびゲートスペーサと、

前記 Ge 層中の第 1 および第 2 のソース/ドレイン (S / D) 領域と、

前記 Ge 層中の前記チャンネル領域に隣接する、光吸収しきい値バイアス領域とを有していることを特徴とするフォトランジスタ。

【請求項 15】

前記エピタキシャル Ge 層は、約 300 ~ 1000 ナノメートル (nm) の範囲の層厚を有していることを特徴とする請求項 14 に記載のフォトランジスタ。

【請求項 16】

10

20

30

40

50

前記絶縁体層は、上部表面を有するシリコン窒化物層であり、

前記 S i 基板は、第 1 の表面に隣接する第 2 の表面を含み、

前記 S i 基板の第 2 の表面上のシリコン酸化物をさらに有していることを特徴とする請求項 1 4 に記載のフォトランジスタ。

【請求項 1 7】

前記シリコン窒化物の上部表面の直上の G e 層中に、P 型不純物が添加された領域をさらに備えたことを特徴とする請求項 1 6 に記載のフォトランジスタ。

【請求項 1 8】

前記第 1 の S / D 領域は、前記 S i 基板の第 2 の表面の概ね上にあり、かつ第 1 の長さを有し、

前記第 2 の S / D 領域は、前記第 1 の長さよりも長い第 2 の長さを有し、

前記 G e 層中の前記光吸収しきい値バイアス領域は、前記第 2 の S / D 領域の下にあることを特徴とする請求項 1 6 に記載のフォトランジスタ。

【請求項 1 9】

前記第 1 の S / D 領域は、前記 S i 基板の第 2 の表面の概ね上にあり、

前記 G e 層中の前記光吸収しきい値バイアス領域は、前記チャネルから前記第 2 の S / D 領域を引き離す、P 型の不純物が添加されたオフセット領域を含むことを特徴とする請求項 1 6 に記載のフォトランジスタ。

【請求項 2 0】

前記第 2 の S / D 領域は、下記式により算定される d よりも大きくない距離だけ前記チャネル領域からオフセットされたチャネル側端部を有していることを特徴とする請求項 1 9 に記載のフォトランジスタ（式中 ϵ はゲルマニウムの誘電定数であり、 N はチャネルのドーピング濃度であり、 V_D および V_{DSAT} は、それぞれ作動中のゲートバイアス電圧における第 2 の S / D バイアス電圧および飽和電圧である）。

【数 1】

$$d = \sqrt{\frac{2\epsilon(V_D - V_{DSAT})}{qN}}$$

【請求項 2 1】

前記 S i 基板上の前記絶縁体層は、約 1 0 ~ 5 0 0 n m の範囲の層厚を有していることを特徴とする請求項 1 4 に記載のフォトランジスタ。

【請求項 2 2】

前記ゲート誘電体、および前記ゲートスペーサは、広い禁制帯幅の材料から形成されていることを特徴とする請求項 1 4 に記載のフォトランジスタ。

【請求項 2 3】

前記ゲート誘電体は、S i O₂、G e O₂、A l₂ O₃、H f O₂、Z r O₂、T i O₂、T a₂ O₅、およびこれらを組み合わせた材料から成る群から選択される材料から形成され、

前記ゲート電極は、多結晶 G e、多結晶 S i G e、および多結晶シリコン（ポリシリコン）から成る群から選択される材料から形成され、

前記ゲートスペーサは、S i O₂ および S i₃ N₄ から成る群から選択される材料から形成されていることを特徴とする請求項 2 2 に記載のフォトランジスタ。

【発明の詳細な説明】

【発明の詳細な説明】

【0 0 0 1】

〔関連特許出願〕

本発明は、リー（L e e）らによる発明（発明の名称；フローティングボディゲルマニウムフォトランジスタ）の係属中の米国特許出願 N o . 1 1 / 1 7 4 , 0 3 5 （2 0 0 5 年 7 月 1 日出願）の一部継続出願（C I P 出願）である。

【0 0 0 2】

10

20

30

40

50

本発明は、合衆国法典 35 巻 120 条の下、上述した親出願に基づく優先権を主張し、参照として、親出願を明白に組み込む。

【0003】

〔背景技術〕

(1. 技術分野)

本発明は、一般に集積回路 (IC) の製造に関するものであり、より詳細には、光吸収しきい値バイアス領域 (photo absorption threshold bias region) を有するフローティングボディゲルマニウム (Ge) フォトトランジスタ (floating body germanium phototransistor) およびそれに関連する製造方法に関する。

【0004】

(2. 関連技術の説明)

図 1 は、透過型電子顕微鏡 (XTEM) による、Ge と Si_3N_4 との間の界面の断面画像である。Ge 膜は、液相エピタキシーにより再成長している。リー (Lee) らによる発明 (発明の名称; CMOS 画像処理のためのゲルマニウムフォトディテクタのエピタキシャル成長法) の同時係属中の米国特許出願 No. 11/069,424 (2005 年 2 月 28 日出願) には、赤外線光子検出のための PIN フォトディテクタの製造方法とともに、液層エピタキシーによる単結晶 Ge 膜の成長方法が開示されている。しかしながら、単結晶 Ge および底部誘電体層 (Si_3N_4) の間の界面は、TEM 画像が示すように完全ではないことが注目される。この界面は、ダイオードにおける電流漏れの原因となる可能性がある。また、この界面は、完全な Ge 膜を用いた Ge PIN ダイオードにおいて生じやすく、底部界面は、電気性能を悪化させる。

10

20

【0005】

より厚いゲルマニウム膜は、トランジスタの製造に用いるのに好適である。それは、ドレイン空乏領域が、絶縁体の界面に接するゲルマニウムの高密度欠陥領域 (high defect region) に接しないからである。フローティングボディの問題に取り組むために、ソース電極は、ゲルマニウム薄膜の全厚さを貫通し、シリコン基板にまで延伸され得る。ソースは、さらに、高密度欠陥ゲルマニウムを貫通し、絶縁体の界面にまで延伸され得る。しかしながら、この構造では、ソース接合部の電流漏れが相対的に高い。結果として、トランジスタのフローティング基板効果は減少する。

【0006】

〔発明の開示〕

本発明は、Ge フォトトランジスタのフローティングボディ効果の改良を提供するものであり、一形態において、フォトトランジスタの効率を高めるオフセットドレインを提供する。ゲルマニウムとシリコン窒化物との接触領域におけるゲルマニウム薄膜は、適度にドーピングされており、浅いソース接合部は、ソース接合部の電流漏れを最小限度に抑えるために用いられている。別の形態において、光吸収のためのさらなるゲルマニウム容量を供給するために、ドレイン拡散領域は、ゲートからオフセットされている。非常に短いチャネルを有する装置においては、有効な総光吸収領域が非常に小さいので、オフセットされたドレインは重要である。

30

【0007】

従って、光吸収しきい値バイアス領域を有するフローティングボディ Ge フォトトランジスタの製造方法を提供する。その方法は、P 型シリコン (Si) 基板を用意する工程と、シリコン基板の第 1 の表面上に絶縁体層を選択的に形成する工程と、絶縁体層上にエピタキシャル Ge 層を形成する工程と、Ge 層中にチャネル領域を形成する工程と、チャネル領域上にゲート誘電体、ゲート電極、およびゲートスペーサを形成する工程と、Ge 層中にソース/ドレイン (S/D) 領域を形成する工程と、Ge 層中のチャネル領域に隣接する、光吸収しきい値バイアス領域を形成する工程とを有する。

40

【0008】

一形態において、Si 基板の第 1 の表面上に絶縁体層を選択的に形成する工程は、Si 基板上に、上部表面を有するシリコン窒化物を堆積する工程と、エピタキシャル Ge 層の

50

形成後に、Ge層を封止する材料、Ge層、およびシリコン窒化物を選択的にエッチングすることによってSi基板の第2の表面を露出させる工程とを含む。そして、この方法は、さらに、Si基板の第2の表面上にシリコン酸化物を堆積する工程と、Ge層を封止する材料のレベルまでシリコン酸化物を化学的機械的研磨(CMP)する工程と、エッチングによりGe層を封止する材料を取り除く工程とを含む。

【0009】

別の形態において、この方法は、さらに、硼素(ボロン)イオン注入を行う工程と、シリコン窒化物の上部表面直上のGe層中にP型領域を形成する工程とを含む。

【0010】

第1のS/D領域は、概ねSi基板の第2の表面上に形成され、第1の長さを有している。第2のS/D領域は、第1の長さよりも長い第2の長さを有している。光吸収しきい値バイアス領域は、第2のS/D領域の下にある。言い換えると、第2のS/D領域は、オフセットされることによりチャンネルから切り離される。そして、光吸収しきい値バイアス領域は、Ge層中のP型オフセット領域により形成される。

10

【0011】

上述した方法、および光吸収しきい値バイアス領域を有するフローティングボディGeトランジスタの詳細な説明は、以下に示す。

【0012】

〔詳細な説明〕

図2は、光吸収しきい値バイアス領域を有するフローティングボディゲルマニウム(Ge)フォトトランジスタの部分断面図である。フォトトランジスタ200は、P型シリコン(Si)基板202、およびSi基板202の第1の表面206上の絶縁体層204を含む。エピタキシャルGe層208は、絶縁体層204上にある。フォトトランジスタ200は、LDD領域を必要としないため、LDD領域は図中に示されていない。他の実施形態において、フォトトランジスタ200は、任意のLDD領域を伴って製造されていてもよい(図示せず)。例えば、周辺回路構成トランジスタ(図示せず)がLDD領域を伴う構造であれば、フォトトランジスタ200がLDD領域を含んでいても良い。

20

【0013】

チャンネル領域210は、Ge層208中に形成されている。ゲート誘電体212、ゲート電極214、およびゲートスペーサ216は、チャンネル領域210上にある。第1のソース/ドレイン(S/D)領域218、および第2のS/D領域220もまた、Ge層208中に形成されている。光吸収しきい値バイアス領域222もまた、Ge層208中のチャンネル領域210の近くに示されている。

30

【0014】

一実施形態において、絶縁体層204は、上部表面226を有するシリコン窒化物層である。Si基板202は、第1の表面206に隣接する第2の表面228を含む。シリコン酸化物230は、シリコン基板の第2の表面228上にある。P型領域232もまた、Ge層208中のシリコン窒化物上部表面226の直上に示されている。

【0015】

第1のS/D領域218は、ほぼシリコン基板の第2表面228上にあり、第1の長さ234を有している。より具体的には、基板の第2の表面228は、第1のS/D領域218の“外側”の端部に隣接するシリコン酸化物の領域の下にある。“外側”の端部とは、チャンネル領域210から最も離れた位置にあるS/D領域の端部である。第2のS/D領域220は、第1の長さ234よりも長い第2の長さ236を有している。Ge層208中の光吸収しきい値バイアス領域222は、第2のS/D領域220の下にある。金属層間相互接続部238もまた示されている。言い換えると、第2のS/D領域220は、拡張領域237(点線とチャンネルとの間)を有している。この拡張領域237は、第2のS/D領域220を第1のS/D領域218よりも長くする。この実施形態において、光吸収しきい値バイアス領域222は、拡張領域237の下にある。

40

【0016】

50

図3は、光吸収しきい値バイアス領域を有するフローティングボディGeフォトトランジスタ、およびオフセットされたS/D領域の部分断面図である。図2と同様に、第1のS/D領域218は、ほぼSi基板の第2の表面228上にある。より具体的には、基板の第2の表面228は、第1のS/D領域218の“外側”の端部に隣接するシリコン酸化物の領域の下にある。外側”の端部とは、チャンネル領域210から最も離れた位置にあるS/D領域の端部である。

【0017】

また、図3に示すように、第2のS/D領域220のチャンネル側の端部300、またはチャンネルに最も近い側の端部300は、従来と同様に、直接チャンネル領域210に接していない。正確には、チャンネル側の端部300は、距離302によってチャンネル領域210からオフセットされている。Ge層208中の光吸収しきい値バイアス領域222は、チャンネル領域210から第2のS/D領域220を切り離すP型オフセット領域222を含んでいる。より具体的には、P型オフセット領域222は、第2のS/D領域の端部300を、チャンネル領域210から切り離す。

10

【0018】

最大オフセット距離302は、以下の式により算出されるd以下である。

【0019】

【数1】

$$d = \sqrt{\frac{2\epsilon(V_D - V_{DSAT})}{qN}}$$

20

【0020】

はゲルマニウムの誘電定数であり、Nはチャンネルのドーピング濃度であり、そして、 V_D および V_{DSAT} は、それぞれ、作動中のゲートバイアス電圧におけるドレインバイアス電圧、およびドレイン飽和電圧である。上述した式は、第2のS/D領域220がドレインであると仮定した式である。

【0021】

図2または図3のいずれかに関して、Si基板202上の絶縁体層204は、約10~500nmの範囲の厚さ240を有している。エピタキシャルGe層208は、約300~1000ナノメートル(nm)の範囲の厚さ242を有している。

30

【0022】

一実施形態において、ゲート誘電体212およびゲートスペーサ216は、広い禁制帯幅(wide band gap)の材料から形成されている。広い禁制帯幅の材料の使用は、“上”方向からGe層206への光(IR)の侵入を許容する。言い換えると、これらの領域のいくつかのみが、広い禁制帯幅の材料から製造されている。他の態様として、狭い禁制帯幅の材料および/または金属のゲートを用いれば、IR光は、横または下方向からGe層に侵入する。

【0023】

例えば、ゲート誘電体212は、 SiO_2 、 GeO_2 、 Al_2O_3 、 HfO_2 、 ZrO_2 、 TiO_2 、 Ta_2O_5 、またはこれら材料の組み合わせであってよい。ゲート電極214は、多結晶Ge、多結晶SiGe、または多結晶シリコン(ポリシリコン)であってよい。ゲートスペーサ216は、 SiO_2 または Si_3N_4 であってよい。しかしながら、これは、材料の完全なリストではない。さらに、上述したように、広い禁制帯幅の材料は、使用しなくてよい。ここで使用される場合、広い禁制帯幅の材料は、約1.1eVよりも大きい禁制帯幅を有しており、1~1.6マイクロメートルの間の波長を有する光の侵入を容易に許容する。これは、Geに吸収される光の波長である。1.1eVは、Siの禁制帯幅である。多結晶SiGeおよび多結晶Geは、1.1eVよりもわずかにせまい禁制帯幅を有しており、これらは少なくともIRの部分的な侵入を許容する。

40

【0024】

〔機能説明〕

50

図4は、図2に示すフォトトランジスタの他の部分断面図である。ゲルマニウムフォトトランジスタは、P型シリコン基板、またはシリコン集積回路基板のPウェル上に形成される。窒化物との境界におけるゲルマニウムは、適度に硼素が添加されている。ソースおよびドレインの両接合部は、非常に浅い。これは、空乏領域が、ゲルマニウムと窒化物との界面領域で高欠陥密度に達するのを避けるためである。この装置の詳細な構成および作動については、製造工程の説明により明らかになる。

【0025】

装置の製造工程は、以下のとおりである。

【0026】

1. 電子回路を補助するシリコンCMOSを製造するための、好ましい公知のシリコン集積工程に従う。ゲルマニウムフォトトランジスタ製造のために、P型基板またはP型ウェル領域を保持する。

10

【0027】

2. シリコン基板上に形成されたシリコン窒化物上に液相エピタキシー(LPE)ゲルマニウム薄膜を形成する。ゲルマニウムの膜厚は、典型的には約300nmよりも薄くない。上部のカバー酸化物を除去しない。

【0028】

3. 上部のカバー酸化物とゲルマニウムとに、フォトレジストおよびエッチングの処理をする。

【0029】

4. 酸化物を堆積させる。酸化物の厚さを、ゲルマニウムおよびカバー酸化物の厚さの和の、約1~1.5倍にする。

20

【0030】

図5は、図2に示すフォトトランジスタの製造における追加工程を示す図である。

【0031】

5. CMPによりウエハを平坦化する。このときカバー酸化物を完全に除去しない。そしてウェットエッチングにより残りのカバー酸化物を除去する。

【0032】

6. しきい値電圧を調整するために、硼素イオン注入によりゲルマニウム膜をドーピングする。そして、窒化物との境界のP型領域のゲルマニウム層に、ドーピングするために、深部硼素イオン注入を行う。

30

【0033】

7. 従来の方法を用いて、ゲート酸化物を堆積させ、ゲート電極を形成する。そして、浅いソース/ドレイン領域にヒ素イオンを注入する。酸化物不動態化、および金属化工程は、次の工程において行う。

【0034】

ソース接合部の空乏領域は、シリコン窒化物近傍のゲルマニウム層の下部における結晶欠陥領域にまで拡がらないので、ソース接合部における漏れ電流は減少する。光により発生した正孔は、ゲルマニウム膜に蓄積され得る。そして、この正孔は、ゲルマニウムフォトトランジスタのしきい値電圧を減少させるように、ゲルマニウム膜に効果的にバイアス

40

【0035】

図6は、図3に示すフォトトランジスタの他の部分断面図である。他の実施形態において、フォトトランジスタのドレイン接合部は、ドレインの端部からオフセットされている。非常に短いチャネルを有するトランジスタにおいては、作動する光検出領域が非常に小さいので、この実施形態は有用である。オフセット領域は、低濃度にP型不純物が添加されている。この実施形態において、トランジスタは、従来のLDD構造を必要としない。ドレインイオン注入中にオフセットドレイン領域をマスクするために、フォトレジスト工

50

程を必要とする点を除いて、オフセットドレインを有する形態のフォトトランジスタの製造は、図 2 および図 4 に示すフォトトランジスタと同一になり得る。

【 0 0 3 6 】

最大のオフセット距離は、以下の式により算出する d 以下である。

【 0 0 3 7 】

【 数 2 】

$$d = \sqrt{\frac{2\epsilon(V_D - V_{DSAT})}{qN}}$$

【 0 0 3 8 】

はゲルマニウムの誘電定数であり、 N はチャネルのドーピング濃度であり、そして、 V_D および V_{DSAT} は、それぞれ、作動中のゲートバイアス電圧におけるドレインバイアス電圧、およびドレイン飽和電圧である。トランジスタが選択され、ゲートおよびドレインの両方に適切にバイアスがかけられているとき、ドレインオフセット領域（光吸収しきい値バイアス領域）は、光の存在下において完全な空乏状態である。それゆえに、オフセット領域によりドレイン電流は低下しない。この選択されたトランジスタにおいて、光の非存在下では、オフセット領域は、完全な空乏状態ではない。ドレイン電流は小さくなり、それゆえに、光の存在下 / 非存在下におけるドレイン電流の比は、非常に大きい。

10

【 0 0 3 9 】

本発明を、改善された光検出信号の増幅により、フローティングボディ効果の利点を有する絶縁体構造の Ge MOSFET 装置に関して説明する。Ge エピタキシャル膜は、液相エピタキシャル再成長により形成される。しかしながら、この Ge MOS フォトトランジスタに関するフローティングボディ効果は、germanium-on-insulator (GeOI) ウエハ上に形成された何れの装置にも適用できる。

20

【 0 0 4 0 】

SOI 装置のためのフローティングボディモデルは、分離した容量を介してゲート、ドレイン、ソース、および基板に容量結合された基体として描写される。より複雑なモデルは、基体に結合する底部、およびソースとドレインとに結合するエミッタならびにコレクタを有する寄生バイポーラトランジスタ (parasitic bipolar transistor)、および基板に結合されたゲートを有する並列接続後部トランジスタ (parallel connected back transistor) であることが想定される。

30

【 0 0 4 1 】

Ge の堆積方法は、化学気相成長法 (CVD)、物理気相成長法 (PVD)、分子線エピタキシ法 (MBE)、または他の適切な薄膜成長方法であってよい。次に、Ge 膜は、所望の形状にパターン化、およびエッチングされる。これらの形状は、Si 基板上部の直上に Ge の小領域を含んでいる必要がある。この領域は、Ge エピタキシャル工程のためのシードウインドウ (seed window) として機能する。そして、共形的 (conformal) な誘電体層 (20 nm ~ 1000 nm) は、Ge 膜を封止するように堆積される。瞬時熱アニール (RTA) は、ウエハを加熱し、Ge 膜を融解するのに用いられる。例えば、シリコン酸化物、またはシリコン窒化物を、誘電体層として用いることが可能である。Ge 結晶の融解温度 (融点) は、938 °C であるため、RTA 温度は、920 °C ~ 1000 °C の間である。このアニール中、Ge 膜は融解し、Ge を封止する誘電性の絶縁体は、液状の Ge が無作為に流れないように、極小の湯だまりとして機能する。絶縁体の下であり、誘電体の上にある Si 基板は、固体のままである。次にウエハは、自然に冷却される。液状の Ge の冷却中に、シードウインドウ (seeding window) における Si / Ge 境界から成長が始まる液相エピタキシー (LPE) が起こる。そして、この液相エピタキシーにより、側部から成長する。最後に、単結晶 Ge は、シードウインドウにて集中かつ終結する結晶欠陥を伴って形成される。

40

【 0 0 4 2 】

図 7 A および図 7 B は、光吸収しきい値バイアス領域を有するフローティングボディ G

50

e フォトトランジスタの製造方法を説明するフローチャートである。この方法は、明確に番号付けられた一連の工程として示されているが、この番号は、必ずしも、これらの工程の順序を示すものではない。これらの工程のいくつかを省いてもよく、平行して行っても、また連続した順の厳密な維持を要求せずに遂行してもよい。この方法は、工程 700 から開始する。

【0043】

工程 702 において、P 型不純物が添加された Si 基板を用意する。工程 704 において、Si 基板の第 1 の表面上に絶縁体層を選択的に形成する。一実施形態において、絶縁体層は、約 10 ~ 500 nm の範囲の層厚を有する。工程 706 において、絶縁体層上にエピタキシャル Ge 層を形成する。工程 708 において、Ge 層中にチャンネル領域を形成する。工程 710 において、チャンネル領域上にゲート誘電体、ゲート電極、およびゲートスペーサを形成する。工程 712 において、Ge 層中にソース/ドレイン (S/D) 領域を形成する。工程 714 において、Ge 層中に、チャンネル領域に隣接する光吸収しきい値バイアス領域を形成する。

10

【0044】

一実施形態において、絶縁体層上にエピタキシャル Ge 層を形成する工程 706 は、堆積された Ge において液相エピタキシー (LPE) を行う工程を含む。例えば、工程 706 は、以下の副工程を含んでもよい (図示せず)。工程 706 a において、約 300 ~ 1000 nm の範囲の厚さに Ge を堆積させる。例えば、CVD、PVD または MBE 方法を用いて、Ge を堆積させてもよい。工程 706 b において、Ge の融解温度よりも高い融解温度を有する Ge バリア材料により Ge を封止する。典型的には、Ge バリア材料は、Ge と化学的に相互作用しない材料である。そして、工程 706 c において、Ge バリア材料の融解温度よりも低い温度により、Ge を融解させる。例えば、工程 706 c において、Si 基板の温度を約 920 ~ 1000 の範囲まで、約 0 ~ 10 秒の範囲の時間、継続して加熱しても良い。“0”秒の継続加熱時間は、基板が目的とする温度に到達すると、即座に冷却し得ることを意味する。

20

【0045】

他の実施形態において、Si 基板の第 1 の表面上に、絶縁体層を選択的に形成する工程 704 は、副工程を含む。工程 704 a において、Si 基板上に、上部表面を有するシリコン窒化物を堆積させる。工程 706 においてエピタキシャル Ge 層を形成した後に、工程 704 b を行う。工程 704 b において、Ge 層を封止する材料、Ge 層、およびシリコン窒化物を選択的にエッチングし、Si 基板の第 2 の表面を露出させる。そして、工程 707 a において、Si 基板の第 2 の表面上にシリコン酸化物を堆積させる。工程 707 b において、Ge 層を封止する材料のレベルまで、シリコン酸化物を化学的機械的研磨 (CMP) する。工程 707 c において、Ge 層を封止する材料を取り除くためにエッチングする。

30

【0046】

他の実施形態において、工程 707 d において、深部硼素 (B: Boron) イオン注入を行う。そして、工程 707 e において、Ge 層中のシリコン窒化物の上部表面 (工程 707 d の結果) の直上に P 型の領域を形成する。

40

【0047】

一実施形態において、Ge 層中に第 1 の S/D 領域を形成する工程 712 は、副工程を含む。工程 712 a において、Si 基板の第 2 の表面の概ね上に、第 1 の長さを有する第 1 の S/D 領域を形成する。工程 712 b において、第 1 の長さよりも長い第 2 の長さを有する第 2 の S/D 領域を形成する。そして、Ge 層中に光吸収しきい値バイアス領域を形成する工程 (工程 714) は、第 2 の S/D 領域の下に、光吸収しきい値バイアス領域を形成する工程を含む。

【0048】

工程 712 b の代替として、工程 712 c において、オフセット領域によりチャンネルから引き離された第 2 の S/D 領域を形成する。そして、工程 714 において、Ge 層中の

50

オフセット領域にP型不純物を添加する。

【0049】

一実施形態において、ゲート誘電体およびゲートスペーサを形成する工程710は、広い禁制帯幅の材料からゲート誘電体およびゲートスペーサを形成する工程を含む。例えば、ゲート誘電体は、 SiO_2 、 GeO_2 、 Al_2O_3 、 HfO_2 、 ZrO_2 、 TiO_2 、 Ta_2O_5 、またはこれら材料の組み合わせであってよい。ゲート電極は、多結晶Ge、多結晶SiGe、または多結晶シリコン（ポリシリコン）であってよい。ゲートスペーサは、 SiO_2 または Si_3N_4 であってよい。

【0050】

光吸収しきい値バイアス領域を有するエピタキシャルGeフォトトランジスタ、および関連する製造方法について述べた。特定の製造工程および材料は、本発明を説明するための例として用いている。しかしながら、本発明は、単にこれらの例に限定されない。当業者は、本発明のその他の変形および実施形態を見出すだろう。

10

【0051】

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態に開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【図面の簡単な説明】

【0052】

【図1】透過型電子顕微鏡（XTEM）による、Geと Si_3N_4 との間の界面の断面画像である。

20

【図2】光吸収しきい値バイアス領域を有するフローティングボディゲルマニウム（Ge）フォトトランジスタの部分断面図である。

【図3】光吸収しきい値バイアス領域を有するフローティングボディGeフォトトランジスタ、およびオフセットS/D領域の部分断面図である。

【図4】図2に示すフォトトランジスタの他の部分断面図である。

【図5】図2に示すフォトトランジスタの製造方法における追加工程を示す図である。


【図6】図3に示すフォトトランジスタの他の部分断面図である。

【図7A】光吸収しきい値バイアス領域を有するフローティングボディGeフォトトランジスタの製造方法を説明するフローチャートである。


30

【図7B】光吸収しきい値バイアス領域を有するフローティングボディGeフォトトランジスタの製造方法を説明するフローチャートである。


【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 A 】



【 図 7 B 】



【 図 1 】



フロントページの続き

(72)発明者 ジェー シェン マー

アメリカ合衆国 ワシントン州 9 8 6 8 4 , ヴァンクーヴァー , エス . イー . ソロモン ループ
1 5 1 1

(72)発明者 ダグラス ジェイ . トゥイート

アメリカ合衆国 ワシントン州 9 8 6 0 7 , カマス , エヌ . ダブリュ . サーティフォース サー
クル 2 7 1 5

F ターム(参考) 5F049 MB02 PA02 PA10 QA09 SS03

5F110 BB09 CC02 DD05 DD14 EE08 EE09 EE31 FF01 FF02 FF27

GG03 GG13 GG25 GG32 GG36 GG42 GG44 GG52 GG58 HJ01

HJ13 HL02 HM12 HM14 HM15 NN02 NN23 NN33 PP02 QQ19