

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3591025号  
(P3591025)

(45) 発行日 平成16年11月17日(2004.11.17)

(24) 登録日 平成16年9月3日(2004.9.3)

(51) Int. Cl.<sup>7</sup>

F I

HO4N 7/32  
HO4N 5/262

HO4N 7/137 Z  
HO4N 5/262

請求項の数 5 (全 26 頁)

<p>(21) 出願番号 特願平7-14681 (22) 出願日 平成7年1月31日(1995.1.31) (65) 公開番号 特開平8-205175 (43) 公開日 平成8年8月9日(1996.8.9) 審査請求日 平成12年4月6日(2000.4.6)</p>	<p>(73) 特許権者 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 (74) 代理人 100067736 弁理士 小池 晃 (74) 代理人 100086335 弁理士 田村 榮一 (74) 代理人 100096677 弁理士 伊賀 誠司 (72) 発明者 長谷部 淳 東京都品川区北品川6丁目7番35号 ソニー株式会社内 (72) 発明者 米谷 聡 東京都品川区北品川6丁目7番35号 ソニー株式会社内</p> <p style="text-align: right;">最終頁に続く</p>
---	--

(54) 【発明の名称】 画像情報処理装置

(57) 【特許請求の範囲】

【請求項1】

フレーム間圧縮処理が施された複数の圧縮画像を処理する画像情報処理装置において、フレーム間圧縮処理が施された複数の圧縮画像信号を取り込み、選択的に出力するとともに、上記複数の圧縮画像信号を切り替えることによって生成された圧縮画像信号を出力する選択出力手段と、

所定の切り替え点で上記複数の圧縮画像信号を切り替えるために、上記圧縮画像を再構成する再構成手段と、

上記再構成手段により再構成された圧縮画像信号を伸張する伸張手段と、

上記伸張手段から出力された画像信号を一時的に記憶する第1の記憶部を有する第1の入出力手段と、

上記第1の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力する画像処理手段と、

上記画像処理信号を圧縮して圧縮画像処理信号を出力する圧縮手段と、

上記圧縮画像処理信号を一時的に記憶する第2の記憶部を有する第2の入出力手段と、

上記複数の圧縮画像信号を切り替えるために上記選択出力手段を制御するとともに、上記伸張手段、上記第1及び第2の入出力手段、上記画像処理手段及び上記圧縮手段を制御する制御手段とを備え、

上記再構成手段は、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号

化画像をフレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更することを特徴とする画像情報処理装置。

【請求項 2】

上記再構成手段は、再構成された圧縮画像信号の総データ量が基準データ量以下となるように再構成を行うことを特徴とする請求項 1 記載の画像情報処理装置。

【請求項 3】

上記第 1 の入出力手段は、上記制御手段からの画像方式情報に基づいて上記画像信号の方式を他の方式に変換する方式変換部をさらに備えることを特徴とする請求項 1 記載の画像情報処理装置。

10

【請求項 4】

上記圧縮手段は上記制御手段からの画像方式情報に基づいて上記画像信号の方式を他の方式に変換する方式変換部をさらに備えることを特徴とする請求項 1 記載の画像情報処理装置。

【請求項 5】

フレーム間圧縮処理が施された複数の圧縮画像を処理する画像情報処理方法において、フレーム間圧縮処理が施された複数の圧縮画像信号を選択的に出力し、

所定の切り替え点で上記複数の圧縮画像信号を切り替えるために上記圧縮画像を再構成し、

上記複数の圧縮画像信号を切り替えることによって再構成された圧縮画像信号を出力し、

20

上記再構成された圧縮画像信号を伸張し、

上記伸張された画像信号を一時的に第 1 の記憶部に記憶し、

上記第 1 の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力し、

上記画像処理信号を圧縮して圧縮画像処理信号を出力し、

上記圧縮画像処理信号を一時的に第 2 の記憶部に記憶するようになされ、

上記再構成時に、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号化画像をフレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更することを特徴とする画像情報処理方法。

30

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明は、映像信号の合成、変形、色変換等の処理を行う画像情報処理装置に関する。

【0002】

【従来の技術】

画像情報処理装置は、多数の入力画像信号から複数の画像信号を選択しながら、画像の合成や色変換や幾何変換等の画像処理を行っていた。例えば、上記画像情報処理装置は、2つの系統の画像信号を切り替え手段であるスイッチャを用いて、指定されたフレームで切り替えながら合成していた。

40

【0003】

この画像情報処理装置は、図 17 に示すように、標準フォーマットの画像信号である複合（以下、コンポジットといい、図中、Composite と記す。）信号、Y/C 信号、コンポーネント（図中、Component と記す。）信号をスイッチャ 141 を介して受け取る。この画像情報処理装置では、上記画像処理をコンポーネント信号に施すようにしている。このため、コンポーネント信号でない Y/C 信号、コンポジット信号を、スイッチャ 141 以降でコンポーネント信号に変換する必要がある。

【0004】

先ず、コンポジット信号は、Y/C 分離回路 142 で Y、C 信号に分離された後、デコー

50

ダ143で、コンポーネント信号であるY、R-Y、B-Y信号に変換される。Y/C信号は、デコーダ143で、コンポーネント信号に変換される。デコーダ143の出力であるコンポーネント信号は、A/D変換回路144に供給される。A/D変換回路144は、書き込みクロック生成回路145のクロックに基づいて上記コンポーネント信号をデジタル信号に変換する。このデジタルコンポーネント信号は、フレームシンクロナイザ146に供給される。

**【0005】**

フレームシンクロナイザ146は、スイッチャ141が上記標準フォーマットの映像信号から生成した外部クロック(図中、EXT keyと記す。)信号に基づいて、上記デジタルコンポーネント信号を内部のフレームメモリ内に書き込むと共に、読みだして、後述するデジタルマルチエフェクト(Digital Multi Effect、以下DMEという。)処理に適する信号にするため、そのフレーム位置やカラーサブキャリアの位相等を調整する。このフレームシンクロナイザ146の出力であるデジタルコンポーネント信号は、スイッチャ147に供給される。

10

**【0006】**

Y/C分離回路148、デコーダ149、A/D変換回路150、書き込みクロック生成回路151及びフレームシンクロナイザ152も上述したと同様の処理をスイッチャ141を介したもう一方の系の標準フォーマットの映像信号に施す。そして、フレームシンクロナイザ152の出力であるデジタルコンポーネント信号もスイッチャ147に供給される。このスイッチャ147には、カラー背景信号、カラーバー信号及びグリッド信号等のテストパターン信号を発生するテストパターン信号発生回路153からY、R-Y、B-Yのデジタルコンポーネント信号も供給される。

20

**【0007】**

スイッチャ147を介したデジタルコンポーネント信号は、2次元可変ローパスフィルタ(LPF)154に供給される。この2次元可変LPF154は、デジタルコンポーネント信号にエリアシングを発生させないように、該デジタルコンポーネント信号の高域成分を除去する。高域成分が除去されたデジタルコンポーネント信号は、フィールドメモリ155に供給される。このフィールドメモリ155には、システムコントローラ157から書き込み及び読み出しアドレスがDME処理部158を介して供給される。このDME処理部158は、システムコントローラ157の指示に従って、上記画像の合成や色変換や幾何変換等の画像処理をデジタルコンポーネント信号に施す。このため、システムコントローラ157は、DME処理部158に所望のDME処理に必要とされるデータを供給する。

30

**【0008】**

そして、DME処理部158は、システムコントローラ157から供給されるアドレス及びデータに従って、2次元可変LPF154を介したデジタルコンポーネント信号に、フィールドメモリ155を用いて、上記画像情報処理を施す。

ここで、上記デジタルコンポーネント信号に、例えば変形処理を施す場合、フィールドメモリ155から読み出される信号には、ピクセルの抜けが発生する。このため、フィールドメモリ155から読み出された信号は、補間処理回路156に供給され、所定の補間処理が施される。補間処理回路156の出力信号であるDME処理信号は、データ混合回路159に供給される。このデータ混合回路159には、システムコントローラ157から、DME処理回路158に供給されるのと同じアドレスとデータも供給されており、上記DME処理信号と混合される。このデータ混合回路159の出力信号である混合出力信号は、合成回路161に供給される。この合成回路161には、フィールド遅延回路160で遅延された上記デジタルコンポーネント信号も供給されており、上記混合出力信号に合成される。この合成回路161の合成出力が画像情報処理が施された信号であり、D/A変換回路162でアナログ信号に変換され、アナログのコンポジット信号、Y/C信号及びコンポーネント信号の形で出力される。

40

**【0009】**

50

**【発明が解決しようとする課題】**

ところで、図17に示したような従来の画像情報処理装置は、入出力信号を標準のコンポジット信号、Y/C信号、コンポーネント信号に限定していた。標準の映像信号から外れるような、解像度の異なる画像や、転送レートの異なる画像や、画像サイズの異なる画像を扱えなかった。また、同じ画像信号でも、例えばHDTV方式とNTSC方式のように方式が異なると、同じ装置で処理ができなくなった。すなわち、従来の画像情報処理装置では、解像度に依存しないようないわゆるフリーフォーマットの画像信号や、転送レートに依存しないような画像信号や、画像サイズに依存しないようないわゆるスケラブルフォーマットの画像信号や、方式の異なる画像信号を取り扱うことができなかった。また、当然ながら、圧縮画像が扱えなかったので、フレーム間圧縮処理をしたような圧縮画像の切り替えがスムーズに行えなかった。

10

**【0010】**

本発明は、上記実情に鑑みてなされたものであり、解像度に依存しないようないわゆるフリーフォーマットの画像信号や、転送レートに依存しないような画像信号や、画像サイズに依存しないようないわゆるスケラブルフォーマットの画像信号や、方式の異なる画像信号にも種々の画像処理を施すことができ、またフレーム間圧縮処理が施されたような圧縮画像のスイッチングをスムーズに行える画像情報処理装置の提供を目的とする。

**【0011】****【課題を解決するための手段】**

本発明に係る画像情報処理装置は、フレーム間圧縮処理が施された複数の圧縮画像を処理する画像情報処理装置において、フレーム間圧縮処理が施された複数の圧縮画像信号を取り込み、選択的に出力するとともに、上記複数の圧縮画像信号を切り替えることによって生成された圧縮画像信号を出力する選択出力手段と、所定の切り替え点で上記複数の圧縮画像信号を切り替えるために、上記圧縮画像を再構成する再構成手段と上記再構成手段により再構成された圧縮画像信号を伸張する伸張手段と、上記伸張手段から出力された画像信号を一時的に記憶する第1の記憶部を有する第1の入出力手段と、上記第1の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力する画像処理手段と、上記画像処理信号を圧縮して圧縮画像処理信号を出力する圧縮手段と、上記圧縮画像処理信号を一時的に記憶する第2の記憶部を有する第2の入出力手段と、上記複数の圧縮画像信号を切り替えるために上記選択出力手段を制御するとともに、上記伸張手段、上記第1及び第2の入出力手段、上記画像処理手段及び上記圧縮手段を制御する制御手段と、を備え、上記再構成手段は、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号化画像をフレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更することにより、上記課題を解決する。

20

30

**【0013】**

本発明に係る画像情報処理方法は、フレーム間圧縮処理が施された複数の圧縮画像を処理する画像情報処理方法において、フレーム間圧縮処理が施された複数の圧縮画像信号を選択的に出力し、所定の切り替え点で上記複数の圧縮画像信号を切り替えるために上記圧縮画像を再構成し、上記複数の圧縮画像信号を切り替えることによって再構成された圧縮画像信号を出力し、上記再構成された圧縮画像信号を伸張し、上記伸張された画像信号を一時的に第1の記憶部に記憶し、上記第1の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力し、上記画像処理信号を圧縮して圧縮画像処理信号を出力し、上記圧縮画像処理信号を一時的に第2の記憶部に記憶するようになされ、上記再構成時に、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号化画像をフレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更することにより上記課題を解決する。

40

**【0015】**

50

**【作用】**

本発明に係る画像情報処理装置は、選択出力手段がフレーム間圧縮処理が施された複数の圧縮画像信号を取り込み、選択的に出力するとともに、複数の圧縮画像信号を切り替えることによって生成された圧縮画像信号を出力し、再構成手段が所定の切り替え点で複数の圧縮画像信号を切り替えるために、圧縮画像を再構成し、伸張手段が再構成された圧縮画像信号を伸張し、第1の入出力手段が伸張手段から出力された画像信号を一時的に記憶し、画像処理手段が第1の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力し、圧縮手段が画像処理信号を圧縮して圧縮画像処理信号を出力し、第2の入出力手段が圧縮画像処理信号を一時的に記憶し、制御手段が複数の圧縮画像信号を切り替えるために選択出力手段を制御するとともに、記伸張手段、第1及び第2の入出力手段、画像処理手段及び圧縮手段を制御する。この再構成手段は、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号化画像をフレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更する。

10

**【0016】****【実施例】**

以下、本発明に係る画像情報処理装置の実施例について図面を参照しながら説明する。この実施例は、静止画像から動画像までの広範囲の画像の生成、色変換、合成、編集等の画像情報処理を行う画像情報処理装置であり、例えばフレーム間圧縮処理が施された圧縮画像信号を取り扱うことができる。フレーム間圧縮処理が施された画像としては、MPEG (Moving Picture Coding Experts Group、蓄積用動画像符号化の検討組織)で標準化されたような符号化方法で圧縮された画像がある。また、上記画像情報処理装置は、JPEG (Joint Photographic Coding Experts Group、カラー静止画像符号化の検討組織)で標準化された符号化方法で圧縮された画像も取り扱うことができる。

20

**【0017】**

先ず、本実施例の構成について説明する前に、MPEGにより標準化された画像圧縮処理について説明しておく。この画像圧縮処理により圧縮された画像には、フレーム符号化画像であるI (Intra)ピクチャ、フレーム間順方向予測符号化画像であるP (Predictive)ピクチャ、双方向予測符号化画像であるB (Bidirectional Predictive)ピクチャの3種類がある。以下では、説明の簡略化のために、これらIピクチャ、Pピクチャ及びBピクチャを、Iフレーム、Pフレーム及びBフレームとして説明する。すなわち、Iフレームはフレーム内圧縮されたフレーム、Pフレームは前のIフレームの予測情報を用い圧縮されたフレーム、Bフレームは前後のフレームであるIフレームとPフレームの予測情報を用い圧縮されたフレームである。圧縮画像は、これらのフレームの集合からなるグループオブピクチャ (Group of Pictures、以下GOPという。)と呼ばれる圧縮単位からなる。GOPは、一つのIフレームを有し、例えば、“IBBPBBPBBPBBPBB”のように15フレームからなる。

30

40

**【0018】**

そして、上記画像情報処理装置は、図1に示すように、例えばVTRやデータレコーダのような複数の外部入力装置から供給される複数の上記圧縮画像を選択的に取り込むと共に、上記GOP内でPフレームをIフレーム化し、かつBフレームの予測データの変更を行うマトリックススイッチャ1と、上記圧縮画像を元の画像に復元するように伸張するデコーダ2と、デコーダ2で伸張された画像信号をY、R-Y、G-Y又はR、G、Bのコンポーネント信号に変換すると共に、上記画像信号の転送レートを変換する機能を有する入力バッファメモリ部3と、入力バッファメモリ部3の出力信号である画像信号に色変換や変形や縮小や幾何変換等の各種画像情報処理を施す機能を有する画像処理部4と、画像処理部4の出力信号である画像処理信号を圧縮する機能を有するエンコーダ5と、エンコー

50

ダ5の圧縮画像処理信号である送り出しデータの転送レートを変換する機能を有する出力バッファメモリ部6と、マトリックススイッチャ1、デコーダ2、入力バッファメモリ部3、画像処理部4、エンコーダ5及び出力バッファメモリ部6の各処理を制御する制御部7とを有している。また、この画像情報処理装置には、処理パラメータや処理制御データを外部から与える手段であるキーボード8と、処理結果や入力画像を表示するモニター9が接続されている。

#### 【0019】

マトリックススイッチャ1は、図2に示すように、クロスポイントスイッチ10と、GOP再構成部11及び12と、合成部13とからなる。クロスポイントスイッチ10は、上記複数の外部入力装置からの複数の圧縮画像を入力し、制御部7の指示でその内の例えば2系統を選択する。GOP再構成部11及び12は、例えば一方の連続画像をあるGOPの途中で切り、他方の画像と接続する際に、途中から切られた一方の画像の不完全なGOPを完全なGOPに再構成する。合成部13は、GOP再構成部11及び12で再構成された2つのGOP画像を接続する。

10

#### 【0020】

GOP再構成部11及び12は、図3に示すように、入力側バッファメモリ14と、可変長符号復号器15と、逆量子化器16と、加算器17と、バッファメモリ18と、量子化器19と、前向き補償回路20と、後ろ向き補償回路21と、フレームメモリ22と、フレームメモリ23と、ワークメモリ24と、予測データ修正回路25と、符号化器26と、GOP組立回路27と、ワークメモリ/出力側バッファメモリ28とから構成される。

20

#### 【0021】

入力側バッファメモリ14は、後段の処理に必要な圧縮画像のデータを一時的に蓄える。可変長符号復号器15は、可変長符号化されている上記圧縮画像データを復号する。逆量子化器16は、可変長符号復号器15で復号された画像データに量子化テーブルの逆数を掛け周波数領域の値に戻す。前向き補償回路20は、フレームメモリ22から時間の流れと同じ方向である前向き方向の逆量子化された画像データを取り出して画像を再構成する。後ろ向き補償回路21は、フレームメモリ23から時間の流れと逆方向である後ろ向き方向の逆量子化された画像データを取り出して画像を再構成する。加算器17は、前向き補償回路20及び後ろ向き補償回路23から出力された再構成画像データと逆量子化器16の処理結果である画像データとを加算する。バッファメモリ18は、後段の処理に必要な例えば1GOP分のデータを一時的に蓄える。量子化器19は、バッファメモリ18から取り出した上記加算画像データに、量子化テーブルの係数で各離散的コサイン変換値を掛ける処理を行うと共に、最終的なGOP総データ量を、予め決められたある一定値(基準データ量)以内に収める処理も行う。予測データ修正回路25は、Bフレームの圧縮画像データを、前向き、及び後ろ向き予測データを追加/削除し修正する。ワークメモリ24は、予測データ修正回路25が予測したBフレーム圧縮画像データに修正処理を施すためのワークメモリである。符号化器26は、量子化したデータをハフマン符号とランレンクス符号に変換する。GOP組立回路27は、基準データ量超えの判定、復号、再量子化、ハフマン・テーブル更新、符号化などの機能を有し、予測データ修正回路25で修正された符号化データと、修正する必要のない他のデータとから新しいGOPを再構成し、組み立てる。ワークメモリ/出力側バッファメモリ28は、GOP組立回路27の組立処理を行うワークエリアの機能と、あるまとまった結果が得られ出力されるまで処理結果データを蓄えるメモリの機能を有する。

30

40

#### 【0022】

次に、上述したように構成されたマトリックススイッチャ1の動作について説明する。図2に示したクロスポイントスイッチ10は、複数の外部入力装置より供給される複数の圧縮画像データから、制御部7の指示に従い、例えば2つの圧縮画像データを選択する。フレーム間圧縮をした圧縮画像データを扱う場合、クロスポイントスイッチ10は選択の切り替えを切り替えフレームを含むGOPの最後で行う。正確なフレーム切り替えは、後段のGOP再構成部11及び12で行われる。ここで、二つの画像を切り替え、一つの連続

50

画像にする場合、既に選択されている画像を既存画像、新たに選択される画像を新画像と呼ぶことにする。既存画像は、GOP再構成部11又は12を通り、合成部13を通り、出力される。切り替え前では、GOP再構成処理や合成処理は必要ないため既存画像はこれらを単に通過するだけである。

#### 【0023】

切り替え指示がくると、新画像は既存画像が供給されていない方のGOP再構成部11又は12に入力され、それぞれ指定されたフレームで切り替えられるよう、既存画像は指定フレームで終る新たなGOPに、また、新画像は指定フレームで始まる新たなGOPに再構成される。合成部13はそれぞれの画像をGOP単位で接続し一つの連続画像にする。

#### 【0024】

ここで、GOP再構成部11及び12の動作の詳細を、図3乃至図10を参照しながら説明する。

図3において、入力側バッファメモリ14、可変長符号復号器15、逆量子化器16、加算器17、バッファメモリ18及び量子化器19からなる系と、閉ループを構成する加算器17、フレームメモリ23、フレームメモリ22、前向き補償回路20及び後ろ向き補償回路21とからなる系とは、PフレームからIフレームを生成するパスである。後述するように、新たにIフレームを作る場合は前向き補償回路20だけを、また、Bフレームの予測情報を修正するためにPフレームをIフレーム化する場合は前向き補償回路20と後ろ向き補償回路21の両方を用いる。

#### 【0025】

PフレームからIフレームを生成するには、前のIフレームを使いPフレームをIフレーム化すればよい。このPフレームのIフレーム化と後述のBフレームの予測情報修正について説明する。

一つのGOPは、一つのIフレームを有し、例えば、“IBBPBBPBBPBBPBB”のように15フレームからなることについては上述した。このGOPのフレーム列の符号化順序は図4の(A)に示すようになり、入力順序は図4の(B)に示すようになる。入力順序は、“BBIBBPBBPBBPBBP”であるが、符号化順序は、Iが先頭に来るようにIとPを前にずらし、“IBBPBBPBBPBBPBB”となる。

#### 【0026】

マトリックススイッチャ1に入力された上記圧縮画像データのGOPは、可変長符号復号器15で図4の(A)に示すような符号化順序を解かれ、図4の(B)に示すような入力順序とされている。図5にこの入力順序とされたGOPの“IBBP”部分を取り出して示す。もちろん、各フレームは、左から入力順序で配列され、符号化を解かれた周波数領域のスペクトル値である。

#### 【0027】

Iフレーム $F_I$ のスペクトル値を、予測ベクトルを持つPフレーム $F_P$ のブロックのスペクトル値に加算する。ここで、ブロックは、 $8 \times 8$ の64画素分のスペクトル値から成る。動きベクトルである上記予測ベクトルは、Iフレーム $F_I$ のあるブロックがPフレーム $F_P$ のあるブロックとある誤差内で同じであるという対応関係を示し、Iフレーム $F_I$ からそのブロックを持って来ることにより、対応するPフレーム $F_P$ のブロックが再生できる。この操作を全ブロックについて行くと、PフレームをIフレーム化できる。可変長符号復号器15、ワークメモリ24及び予測データ修正回路25からなる系は、前向き予測情報の埋め込み、又は、後ろ向き予測情報の埋め込み等、Bフレーム $F_{B1}$ 及び $F_{B2}$ の修正を行う。前向きと後ろ向き両方の予測情報がある場合、どちらか一方のみにする。この操作は予測データ修正回路25で行われる。Bフレーム $F_{B1}$ 及び $F_{B2}$ の修正は、上述のIフレーム化した後のフレーム $F_P'$ の情報を用いて行う。これは、Iフレーム化したフレーム $F_P'$ を捨てる前に、Bフレーム再生に必要な情報をBフレーム $F_{B1}$ 及び $F_{B2}$ に移すために必要である。具体的には、ベクトル情報に基づきIフレーム化したフレーム $F_P'$ からスペクトル値を移動し、フレーム間の依存関係をなくす処理を行う。このように、Pフレーム $F_P$ のIフレーム化には、二つの目的がある。一つは、Bフレーム $F_{B1}$ 及び $F_{B2}$ の修正を行う。

10

20

30

40

50

$F_{B1}$  及び  $F_{B2}$  の予測情報修正のため捨てる P フレーム  $F_P$  を I フレーム化することと、もう一つは I フレーム  $F_I$  を捨てるために P フレーム  $F_P$  から新たな I フレーム  $F_P'$  を作ることである。また、I フレーム  $F_I$  から B フレーム  $F_{B1}$  及び  $F_{B2}$  に予測ブロックのスペクトル値を供給しているのは、伸張の際の操作である。ここでは、フレームの圧縮情報を予測情報としている。P フレームや B フレームの予測情報には、動きベクトルを用いて差分化してから量子化した情報と、動きベクトルを用いない情報の 2 つがある。B フレーム  $F_{B1}$  及び  $F_{B2}$  の予測情報修正は I フレーム  $F_I$  あるいは P フレーム  $F_P$  を捨てる時に必要になる。I フレーム  $F_I$  や P フレーム  $F_P$  には動きベクトルを求めた元データ（動きベクトルを用いない情報）があるので、これを B フレーム  $F_{B1}$  及び  $F_{B2}$  に埋め込む必要がある。これが、動きベクトルを用い差分化してから量子化した情報を、動きベクトルを用いない情報に修正する理由である。P フレームに元データがあるとは限らず、最悪の場合、I フレームまでさかのぼることも有り得る。このようにして、GOP 再構成部 11 及び 12 は、P フレームの I フレーム化と B フレームの予測情報修正を行っている。

10

#### 【0028】

そして、この GOP 再構成部 11 及び 12 は、符号化順序が “ I B B P B B P B B P B B P B B ” であるような GOP のフレーム列を切り替え位置の違いによって図 6 及び 7 に示すように再構成する。なお、ここでは GOP 再構成部 11 が上記既存画像を図 6 のように、GOP 再構成部 12 が上記新画像を図 7 のように再構成する。また、例えば、GOP 再構成部 11 及び 12 は、P フレームがなく、I フレームと B フレームだけから構成されている “ I B B B I B B B I B B B I B B B ” であるような GOP のフレーム列を切り替え位置の違いによって図 8 及び 9 に示すように再構成する。なお、ここでは GOP 再構成部 11 が上記既存画像を図 8 のように、GOP 再構成部 12 が上記新画像を図 9 のように再構成する。

20

#### 【0029】

図 6 及び 7 に示した GOP 再構成処理の例では、既存画像の P フレームを捨て、B フレームに後ろ向き予測情報を加える処理と、新画像の P フレームを I フレームにし、B フレームに前向き予測情報を加える処理をする。上記既存画像の処理では、前の I フレームから次の P フレームを I フレーム化し、これを順次繰り返し対象の P フレームを I フレーム化し、これを用いて B フレームの予測情報を修正する。また、上記新画像の処理では、前の I フレームから対象の P フレームを I フレーム化し、前の I フレームの情報を用い B フレームの予測情報を修正する。

30

#### 【0030】

また、図 8 及び 9 に示した GOP 再構成処理の例では、P フレームが存在しないので、P フレームから I フレームを作る必要がないが、B フレームの修正のため P フレームから I フレームを生成するパスで I フレームをワークメモリ 24 に持って来る。これらの処理が施された処理フレームデータは、ワークメモリ 24 から符号化器 26 に供給されてハフマン符号とランレングス符号に変換されてから、ワークメモリ/出力側バッファメモリ 28 に入る。ワークメモリ/出力側バッファメモリ 28 には、入力側バッファメモリ 14 の出力も供給される。この入力側バッファメモリ 14 から直接供給されるデータは、GOP の再構成において、処理する必要のない未処理フレームデータである。ワークメモリ/出力側バッファメモリ 28 の出力データは、GOP 組立回路 27 に入る。この GOP 組立回路 27 は、上記処理フレームデータと上記未処理フレームデータを組合せ、新たな GOP を作る。ここで、不要となったフレーム情報が捨てられる。あるいは入力側バッファメモリ 14 の出力で選択的に捨てることもできる。

40

#### 【0031】

以下、GOP 再構成部 11 及び 12 が行う上記図 6 及び 7、上記図 8 及び 9 の二つの例について詳しく説明する。

図 6 の (A) は、上記既存画像の GOP の入力順序フレーム列の後半部分  $f, d, h, i, g, k, l, j, n, o, m$  と、切り替え位置  $S_1, S_2, S_3, S_4, S_5, S_6,$

50

$S_7, S_8$ を示す。ここで、 $d, g, j, m$ は、Pフレームであり、 $f, h, i, k, l, n, o$ はBフレームである。また、各切り替え位置 $S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$ での切り替えは、制御部7により指示される。図6の(B)乃至図6の(I)には、切り替え位置 $S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$ が指示された場合のGOP再構成部11で行われる再構成処理の様子を示す。ここで、GOPの基本的な符号化順序は、Bフレームである $h, i$ を符号化するにはPフレームである $g$ フレームが既に分かっているから、 $h, i$ よりも $g$ を早く符号化するため、Pフレームである $g$ を前のPフレームの位置に移動した順序となる。Pフレームの $j, m$ も同様である。

【0032】

制御部7からの指示により図6の(A)のように切り替え位置 $S_1$ が示されると、GOP再構成部11では特に、上記基本的な符号化順序を変更することなく、図6の(B)に示すように、GOP単位での切り替えを行う。

上記切り替え位置 $S_2$ が示されると、GOP再構成部11は図6の(C)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $n, o$ にPフレームである $m$ の後ろ向き予測情報を加え、修正 $n', o'$ としてから $m$ を捨てる。後ろ向き予測情報を加えるのは、Bフレームの $n$ と $o$ に実際のブロック画像情報を加えることによって、 $n$ と $o$ から $m$ によって与えられたベクトル情報を削除するためである。Pフレームのブロック画像情報は、IフレームとPフレームとの差分値を、あるいはPフレームの値を離散的コサイン変換したものである。IフレームとPフレームの差分値を離散的コサイン変換する場合は、GOP内に以前のIフレームとPフレームから対象のPフレームである $m$ の画像を再構成する必要がある。つまり、GOP内の前からBフレームの予測情報付加に必要なPフレームまでのすべてをIフレームから一時的にIフレーム化する。

【0033】

上記切り替え位置 $S_3$ が示されると、GOP再構成部11は図6の(D)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $n$ にPフレームである $m$ の後ろ向き予測情報を加え、 $n'$ に修正してから、 $o'$ と $m$ を捨てる。

上記切り替え位置 $S_4$ が示されると、GOP再構成部11は図6の(E)に示すように、上記基本的な符号化順序とされたフレーム列の、 $n, m, o$ を捨てる。

【0034】

上記切り替え位置 $S_5$ が示されると、GOP再構成部11は図6の(F)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $k, l$ にPフレームである $j$ の後ろ向き予測を加え、修正 $k', l'$ としてから、 $j, n, o, m$ を捨てる。

上記切り替え位置 $S_6$ が示されると、GOP再構成部11は図6の(G)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $k$ にPフレームである $j$ の後ろ向き予測を加え、修正 $k'$ としてから、 $l, j, n, o, m$ を捨てる。

【0035】

上記切り替え位置 $S_7$ が示されると、GOP再構成部11は図6の(H)に示すように、上記基本的な符号化順序とされたフレーム列の $k, l, j, n, m, o$ を捨てる。

上記切り替え位置 $S_8$ が示されると、GOP再構成部11は図6の(I)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $h, i$ にPフレームである $g$ の後ろ向き予測情報を加え、修正 $h', i'$ としてから $g, k, l, j, n, m, o$ を捨てる。

【0036】

図7の(A)は、上記新画像のGOPの入力順序フレーム列の前半部分 $b, c, a, e, f, d, h, i, g, k$ と、切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ を示す。ここで、 $a$ はIフレームであり、 $d, g, j$ はPフレームであり、 $b, c, e, f, h, i, k$ はBフレームである。また、各切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ での切り替えは、制御部7により指示される。図7の(B)乃至図7の(I)には、切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ の

10

20

30

40

50

場合のGOP再構成部12で行われる再構成処理の様子を示す。また、GOPの基本的な符号化順序は、Iフレームであるaが先頭になるように、該aとPフレームであるd, g, jを前のI又はPフレームの位置に移動した順序となる。

【0037】

制御部7からの指示により、図7の(A)のように切り替え位置 $s_1$ が示されると、GOP再構成部12では特に、上記符号化順序を変更することなく、GOP単位での切り替えを行う。

上記切り替え位置 $s_2$ が示されると、GOP再構成部12は図7の(C)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームであるbを捨てる。

【0038】

上記切り替え位置 $s_3$ が示されると、GOP再構成部12は図7の(D)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームであるb, cを捨てる。

上記切り替え位置 $s_4$ が示されると、GOP再構成部12は図7の(E)に示すように、上記基本的な符号化順序とされたフレーム列のPフレームであるdをIフレーム化し、BフレームであるeとfにIフレームであるaの前向き予測情報を加え、修正 $e'$ ,  $f'$ としてから、a, b, cを捨てる。前向き予測情報を加えるのは、Bフレームのeとfに実際のブロック画像情報を加えることによって、eとfからaによって与えられたベクトル情報を削除するためである。

【0039】

上記切り替え位置 $s_5$ が示されると、GOP再構成部12は図7の(F)に示すように、上記基本的な符号化順序とされたフレーム列のPフレームであるdをIフレーム化し、BフレームであるfにIフレームであるaの前向き予測情報を加え、修正 $f'$ としてから、a, b, c, eを捨てる。

上記切り替え位置 $s_6$ が示されると、GOP再構成部12は図7の(G)に示すように、上記基本的な符号化順序とされたフレーム列のPフレームであるdをIフレーム化し、a, b, c, e, fを捨てる。

【0040】

上記切り替え位置 $s_7$ が示されると、GOP再構成部12は図7の(H)に示すように、上記基本的な符号化順序とされたフレーム列のPフレームであるgをIフレーム化し、hとiにdの前向き予測情報を加え、修正 $h'$ ,  $i'$ としてから、a, b, c, d, e, f

を捨てる。  
上記切り替え位置 $s_8$ が示されると、GOP再構成部12は図7の(I)に示すように、上記基本的な符号化順序とされたフレーム列のPフレームであるgをIフレーム化し、iにdの前向き予測情報を加え、修正 $i'$ としてから、a, b, c, d, e, f, hを捨てる。

【0041】

このように、GOP再構成部11及び12は、既存画像及び新画像をそれぞれ独立に再構成する。そして、合成部13は、それぞれの画像をGOP単位で接続し、一つの連続画像にする。

図8の(A)は、上記既存画像のGOPの入力順序フレーム列の後半部分h, e, j, k, l, i, o, p, q, mと、切り替え位置 $S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$ を示す。ここで、e, i, mはIフレームであり、h, j, k, l, o, p, qはBフレームである。また、各切り替え位置 $S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$ での切り替えは、制御部7の指示により示される。図8の(B)乃至図8の(I)には、切り替え位置 $S_1, S_2, S_3, S_4, S_5, S_6, S_7, S_8$ の場合のGOP再構成部11で行われるGOP再構成の様子を示す。ここで、GOPの基本的な符号化順序は、Iフレームであるe, i, mを前のIフレームの位置に移動した順序となる。

【0042】

制御部7の指示により図8の(A)のように切り替え位置 $S_1$ が示されると、GOP再構成部11では特に、上記基本的な符号化順序を変更することなく、図8の(B)に示すよ

10

20

30

40

50

うに、GOP単位での切り替えを行う。

上記切り替え位置 $S_2$ が示されると、GOP再構成部11は、図8の(C)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $o, p, q$ にIフレームである $m$ の後ろ向き予測情報を加え、修正 $o', p', q'$ としてから $m$ を捨てる。

【0043】

上記切り替え位置 $S_3$ が示されると、GOP再構成部11は、図8の(D)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $o, p$ にIフレームである $m$ の後ろ向き予測情報を加え、修正 $o', p'$ としてから $m, q$ を捨てる。

上記切り替え位置 $S_4$ が示されると、GOP再構成部11は、図8の(E)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $o$ にIフレームである $m$ の後ろ向き予測情報を加え、修正 $o'$ としてから $m, p, q$ を捨てる。

10

【0044】

上記切り替え位置 $S_5$ が示されると、GOP再構成部11は、図8の(F)に示すように、上記基本的な符号化順序とされたフレーム列の $o, p, q, m$ を捨てる。

上記切り替え位置 $S_6$ が示されると、GOP再構成部11は、図8の(G)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $j, k, l$ にIフレームである $i$ の後ろ向き予測情報を加え、修正 $j', k', l'$ としてから、 $i, o, p, q, m$ を捨てる。

【0045】

上記切り替え位置 $S_7$ が示されると、GOP再構成部11は、図8の(H)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $j, k$ にIフレームである $i$ の後ろ向き予測情報を加え、修正 $j', k'$ としてから、 $l, i, o, p, q, m$ を捨てる。

20

上記切り替え位置 $S_8$ が示されると、GOP再構成部11は、図8の(I)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $j$ にIフレームである $i$ の後ろ向き予測情報を加え、修正 $j$ としてから、 $k, l, i, o, p, q, m$ を捨てる。

図9の(A)は、上記新画像のGOPの入力順序フレーム列の前半部分 $b, c, d, a, f, g, h, e, j, k$ と、切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ を示す。ここで、 $a, e$ はIフレームであり、 $b, c, d, f, g, h, j, k$ はBフレームである。また、各切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ での切り替えは、制御部7により指示される。図9の(B)乃至図9の(I)には、切り替え位置 $s_1, s_2, s_3, s_4, s_5, s_6, s_7, s_8$ の場合のGOP再構成部12で行われるGOP再構成処理の様子を示す。また、GOPの基本的な符号化順序は、Iフレームである $a, e, i$ を前のIフレームの位置に移動した順序となる。

30

【0046】

制御部7の指示により、図9の(A)のように切り替え位置 $s_1$ が示されると、GOP再構成部12では特に、上記符号化順序を変更することなく、GOP単位での切り替えを行う。

上記切り替え位置 $s_2$ が示されると、GOP再構成部12は図9の(C)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $b$ を捨てる。

40

【0047】

上記切り替え位置 $s_3$ が示されると、GOP再構成部12は図9の(D)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $b, c$ を捨てる。

上記切り替え位置 $s_4$ が示されると、GOP再構成部12は図9の(E)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $b, c, d$ を捨てる。

【0048】

上記切り替え位置 $s_5$ が示されると、GOP再構成部12は図9の(F)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームである $f, g, h$ に $a$ の前向き予測情報を加え、修正 $f', g', h'$ としてから、 $b, c, d, a$ を捨てる。

50

上記切り替え位置  $s_6$  が示されると、GOP再構成部12は図9の(G)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームであるg、hにIフレームであるaの前向き予測情報を加え、修正g'、h'としてから、b、c、d、a、fを捨てる。

【0049】

上記切り替え位置  $s_7$  が示されると、GOP再構成部12は図9の(H)に示すように、上記基本的な符号化順序とされたフレーム列のBフレームであるhにIフレームであるaの前向き予測情報を加え、修正h'としてから、b、c、d、a、f、gを捨てる。上記切り替え位置  $s_8$  が示されると、GOP再構成部12は図9の(I)に示すように、上記基本的な符号化順序とされたフレーム列のb、c、d、a、f、g、hを捨てる。

10

【0050】

このように、GOP再構成部11及び12は、既存画像及び新画像をそれぞれ独立に再構成する。そして、合成部13は、それぞれの画像をGOP単位で接続し、一つの連続画像にする。

ここで、GOP再構成部11及び12で行われるGOP組替えに伴いGOPの総データ量が予め決められたデータ総量である基準データ量を超える場合が生じる。この場合は、GOP組立部27は、上記処理フレームデータと上記未処理フレームデータからなる総データ量を基準データ量以内に収めるためのデータ圧縮処理を行う。このGOP組立部27のデータ圧縮処理を図10のフローチャートを参照しながら説明する。

【0051】

20

まず、GOP組立部27は、ステップST1に示すように、ワークメモリ/出力側バッファメモリ28に格納されている処理対象のGOPの総データ量を算出する。そして、算出したGOPの総データ量が予め決められた基準データ量以下か否かをステップST2で判定する。ここで、基準データ量は、GOPを構成するフレーム数により変わる。上記GOPの総データ量が上記基準データ以下である場合、GOP組立回路27は、ステップST3に進み、上記GOPの総データをワークメモリ/出力側バッファメモリ28から読み出して、後段の合成部13に供給する。このステップST3の処理が完了すればGOP組立部27のデータ圧縮処理は終了する。

【0052】

しかし、ステップST2でGOPの総データ量が基準データ量よりも大きいと判断すると、GOP組立回路27は、ステップST4に進み、ワークメモリ/出力側バッファメモリ28からGOPの総データを読み出した後、ステップST5に示すように、該読み出したGOPの総データを可変長符号復号器で復号化する。そして、GOP組立回路27は、復号化したGOPの総データのデータ量が基準データ量以下になるように、ステップST6で再度量子化を行いデータ量を修正する。その後、GOP組立回路27は、上記データ量が修正されたGOPデータをステップST7で符号化し、ワークメモリ/出力側バッファメモリ28に戻してから、ステップST8に示すように、該再量子化されたGOPデータをワークメモリ/出力側バッファメモリ28から読み出す。

30

【0053】

ステップST8で読み出されたGOPデータは、ステップST1に戻り総データ量が算出される。その後は、ステップST2で該データ量が基準データ以下か否かの判断を受け、YESが判断されれば、ステップST3で合成部13に供給される。NOが判断されれば、ステップST4からステップST8の処理を繰り返す。

40

【0054】

ここで、ステップST6で行われる再量子化は、量子化器19で用いた量子化テーブルの各係数に重み係数を掛けることにより、割当ビット数を減らす。この再量子化は、Iフレーム、Pフレーム及びBフレームの全てに対して行う。上記重み係数は、基準データ量を総データ量で割り算した値に定数を掛けたものを用いる。定数は、符号化する際に基準データ量を超えないように定める。

【0055】

50

G O P 総データ量を基準データ量以内に収めるには、さらに符号化器 2 6 のハフマンテーブルの更新機能を用意し、符号化する際の基準データ超えが生じないようにする処置をとってもよい。

このようにして、マトリックススイッチャ 1 は、フレーム間圧縮処理をした圧縮画像の切り替えを、指定したフレームで正確に行える。また、切り替え後の圧縮画像は、伸張処理に影響を及ぼさない。また、切り替え後の G O P のフレーム構成が同じである必要はない。また、切り替え画像の G O P の位相は一致する必要はない。切り替え合成後の画像の G O P 情報量の増加を抑えられる。また、画像の伸張を不要として、カット編集を行える。

#### 【 0 0 5 6 】

次に、本実施例の画像情報処理装置は、上述したマトリックススイッチャ 1 によって上述したように接続された上記圧縮画像データを図 1 に示したデコーダ 2 により、元の画像に復元する。また、デコーダ 2 は、圧縮画像を元の画像に復元する機能の他、入力信号から画像信号と音声信号とそれらの属性情報を分離する機能と、制御部 7 との通信機能も備えている。

#### 【 0 0 5 7 】

ここで、属性情報とは信号の性質や特徴を示す情報で、例えば画像信号の場合、圧縮 / 非圧縮状態識別情報、圧縮方式情報、水平・垂直方向の画素数に応じる画像サイズ情報、処理領域を指定する処理画面サイズ情報、例えば N T S C、P A L、R G B 等の画像方式情報、入出力信号レート情報等がある。この属性情報は、制御部 7 経由でデコーダ 2 に与えることもできる。

#### 【 0 0 5 8 】

具体的に、デコーダ 2 は、制御部 7 の指示に従い伸張方法を換えながら外部入力装置からの圧縮画像信号を伸張する。属性情報の圧縮 / 非圧縮状態識別情報で非圧縮状態とされた伸張する必要のない画像には伸張処理を施さないで、バイパスする。このデコーダ 2 は、図 1 1 に示すように、例えばハフマン復号化等の復号化を行う復号器 3 1 と、I D C T 回路 3 2 と、逆ブロック化回路 3 3 からなり、上記 J P E G で標準化された符号化方法によって圧縮された画像をデコードする J P E G 用デコーダ 3 0 と、バッファメモリ 4 1 と、可変長符号復号器 4 2 と、逆量子化器 4 3 と、I D C T 回路 4 4 と、加算器 4 5 と、前向き補償回路 4 6 と、前向き + 後向き補償回路 4 7 と、後ろ向き補償回路 4 8 と、フレームメモリ 4 9 と、フレームメモリ 5 0 とからなり、上記 M P E G で標準化された符号化方法で圧縮された画像をデコードする M P E G 用デコーダ 4 0 とを有して構成される。

#### 【 0 0 5 9 】

J P E G 用デコーダ 3 0 と M P E G 用デコーダ 4 0 の入力側には、どちらのデコーダにデータを通すかを選択するデコーダ選択器 3 4 が設けられている。また、この J P E G 用デコーダ 3 0 と M P E G 用デコーダ 4 0 の出力側には、出力選択器 3 5 が設けられている。J P E G 用デコーダ 3 0 の復号器 3 1 は、例えばハフマン符号化されたデータを復号化する。I D C T 回路 3 2 は、上記復号化データに離散的コサイン逆変換処理を施す。逆ブロック化回路 3 3 は、ブロック化されていたデータを元に戻し一枚の画像にする。

#### 【 0 0 6 0 】

M P E G 用デコーダ 4 0 のバッファメモリ 4 1 は、後段のデコード処理に必要なデータを一時的に蓄える。可変長符号復号器 4 2 は、可変長で符号化されたデータを復号化する。逆量子化器 4 3 は、可変長符号復号器 4 2 の出力データに量子化数を掛け周波数領域の値に戻す。I D C T 回路 4 4 は、逆量子化器 4 3 の出力データに離散的コサイン逆変換処理を施す。前向き補償回路 4 6 は、フレームメモリ 4 9 から時間の流れと同じ方向である前向き方向の画像情報を取り出して画像を再構成する。後ろ向き補償回路 4 8 は、フレームメモリ 5 0 から時間の流れと逆方向である後ろ向き方向の画像情報を取り出して画像を再構成する。前向き + 後ろ向き補償回路 4 7 は、フレームメモリ 4 9 とフレームメモリ 5 0 から上記両方向の画像情報を取り出して画像を再構成する。加算器 4 5 は、前向き補償回路 4 6、前向き + 後ろ向き補償回路 4 7 及び後ろ向き補償回路 4 8 から出力された再構成画像と I D C T 回路 4 4 の処理結果の画像を加算する。このデコーダ 2 の伸張処理は、例

10

20

30

40

50

例えば8×8画素ブロック単位であるような任意の大きさの画像も受け入れられるようにパラメトリックになっており、属性情報の画像サイズ情報に従い指定された大きさの画像を伸張できる。例えば8×8画素ブロックで端数のである画像の場合は、ダミーデータを付加し端数でない大きさにして処理する。

#### 【0061】

次に、入力バッファメモリ部3は、上記画像信号を例えばコンポーネント信号に変換すると共に上記画像信号の転送レートを変換する機能の他、制御部7との通信機能も備える。入力バッファメモリ部3は、図12に示すように、方式変換エンコーダ51と、レート変換機能付バッファメモリ52とから構成される。方式変換エンコーダ51は、デコーダ2で伸張されたコンポジット信号や、Y/C信号を本装置の内部処理で取り扱われるY、R-Y、G-Y又はR、G、B等のコンポーネント信号に変換する。この方式変換は、制御部7から与えられる属性情報の画像サイズ情報と画像方式情報に従い処理される。ただし、単なるフレームの切り換えの場合等には、コンポジット信号、Y/C信号のままでもよいので、コンポーネント信号への変換は不要となる。

10

#### 【0062】

また、レート変換機能付バッファメモリ52は、上記画像信号の画像サイズとは無関係で、かつ十分な容量を持っている。レート変換機能付バッファメモリ52への書き込みは、該バッファメモリ52への入力のレートで行い、読み出しは内部の処理レートで行う。上記バッファメモリ52への入力のレートは、方式変換エンコーダ51の出力レートである。書き込みレートに対して読み出しレートが速い場合は、読み出しの途中で待ち状態が入る。レート変換機能付バッファメモリ52は、2枚のメモリから成り、一方が書き込みメモリの時、もう一方は読み出しメモリになる。読み出し/書き込みの役割は交互に入れ替わる。すなわち、レート変換機能付バッファメモリ52は、ダブルバッファメモリ構造をとる。二つのメモリのそれぞれは、独立に働くアドレス生成器を持つ。アドレス生成器は、制御部7から与えられる属性情報の画像入出力レート情報に従いアドレスを生成する。アドレス生成ブロックの大きさとブロックアドレスの間隔を調整することによりさまざまなレートの入力を処理系の内部レートに変換できる。なお、本実施例では、画像データをブロックで扱うので、上記レートは時間の平均レートである。

20

#### 【0063】

画像処理部4は、画像の生成や合成やペイントや特殊効果等の画像処理を行う機能の他、制御部7との通信機能も備えている。

30

この画像処理部4は、図13に示すように、色変換回路53と、可変タップ低域フィルタ54と、画像メモリ55と、補間フィルタ56と、合成回路57と、アドレス生成器58と、画像処理制御部59とから構成される。

#### 【0064】

色変換回路53は、画像処理制御部59の指示に従い画像の各画素の色を変える。一般に、各色はR、G、BあるいはY、R-Y、B-Yの3色からなり、その混合比を変えることにより色変換される。可変タップ低域通過フィルタ54は、縮小処理に先だてアンチエイリアシング処理を行うための低域通過フィルタ機能を備える。この可変タップ低域通過フィルタ54は、画像処理制御部59の指示に従い、タップ係数を変えられるので、縮小の程度に応じ、作用する低域範囲を変えられる。また、上記低域通過フィルタ機能は、特殊効果の一つであるデフォーカスと呼ばれるぼかし処理にも用いられる。画像メモリ55は、幾何学変換と呼ばれる座標変換を行うためのワーキングメモリである。変換のためのアドレスは、アドレス生成器58で生成される。補間フィルタ56は、座標変換により生じた空の画素を周囲の画素値を用い穴埋めするための補間機能を有する。合成回路57は、複数の処理画像を合成する。アドレス生成器58は、画像メモリ55上の画像を幾何学変換するためのアドレスを生成する。画像処理制御部59は、色変換回路53、可変タップ低域通過フィルタ54、アドレス生成器58、補間フィルタ56、合成回路57に制御信号を出し処理を指示する。この画像処理制御部59には、制御部7からの制御信号が供給されている。

40

50

## 【 0 0 6 5 】

ここで、画像の処理範囲や画像をメモリにしまう領域は、制御部7から伝えられる属性情報の処理画面サイズ情報と画像サイズ情報に従ったパラメータにより設定される。これにより任意のサイズの画像を任意の処理画面サイズで処理できる。

エンコーダ5は、上記画像信号を圧縮する機能の他、画像方式変換機能と、制御部7との通信機能も備えている。ここで、エンコーダ5は、制御部7の指示に従い圧縮方法を変えながら画像を圧縮するが、圧縮する必要のない画像はバイパスする。また、エンコーダ5は、上記画像方式変換機能により、上述したコンポーネントによる画像方式を制御部7から供給される属性情報の画像方式情報に従った出力画像方式に変換する。この変換も制御部7からの属性情報の画像サイズ情報に従い処理されるので任意の画像を扱うことができる。属性情報の伝達は、制御部7との通信機能を用いて行われる。

10

## 【 0 0 6 6 】

このエンコーダ5は、図14に示すように、デコーダ2と同様に、JPEG用エンコーダ60と、MPEG用エンコーダ70の2系統から構成される。これら2系統は、エンコーダ選択器36で分かれ、出力選択器37で一緒になる。また、エンコーダ選択器36の前には、上記画像方式変換機能を実行する方式変換デコーダ38を備えている。

## 【 0 0 6 7 】

JPEG用エンコーダ60は、ブロック化回路61と、DCT回路62と、量子化器63と、ハフマン符号化器64と、ランレングス符号化器65と、マルチプレックス回路66とからなる。

20

一方、MPEG用エンコーダ70は、バッファメモリ71と、DCT回路72と、量子化器73と、ハフマン符号化器74と、バッファメモリ75と、動きベクトル検出回路76と、前向き予測回路77と、後ろ向き予測回路78と、フレームメモリ79と、フレームメモリ80と、逆量子化器81と、IDCT回路82とからなる。

## 【 0 0 6 8 】

これら2つのエンコーダ60又は70の選択は、エンコーダ選択器36が制御部7から供給される属性情報の圧縮方式情報に従って行う。

JPEG用エンコーダ60のブロック化回路61は、一枚の画像を小さなブロック、例えば8×8画素からなるブロックに分割する。DCT回路62は、例えば8×8画素からなる各ブロックに離散的コサイン変換処理を施す。量子化器63は、各ブロック毎の64個の画素データのパワーを量子化係数で割り、量子化する。ハフマン符号化器64は、量子化器63の出力である例えば64個のスペクトルの内の直流成分をハフマン符号にする。ランレングス符号化器65は、量子化した残りの交流成分をランレングス符号にする。マルチプレックス回路66は、ハフマン符号化されたデータとランレングス符号化されたデータを選択合成する。

30

## 【 0 0 6 9 】

MPEG用エンコーダ70のバッファメモリ71は、エンコード処理で必要とされるデータを一時的に蓄える。一般には、1GOP分のデータを蓄える。DCT回路72は、上記DCT回路62と同様、離散的コサイン変換処理を行う。量子化器73は、量子化数で各離散的コサイン変換値を割る処理をする。ハフマン符号化器74は、量子化したデータをハフマン符号にする。バッファメモリ75は、所定のまとまった結果が得られ、出力されるまで、処理結果データを蓄える。動きベクトル検出回路76は、参照フレームと呼ばれる基準の画像のブロック（一般には16×16画素から成る）が、別の画像のどの位置に移動したか、すなわち移動ベクトルを求める。前向き予測回路77は、フレームメモリ80から時間的に以前の画像から求めたベクトルに対応するブロックを抜き出す。後ろ向き予測回路78は、フレームメモリ79から時間的に以後の画像から求めたベクトルに対応するブロックを抜き出す。逆量子化器81は、BフレームやPフレームに相当する符号化フレームを作るために、量子化器73での量子化を解く。IDCT回路82は、同じくDCT回路72での離散的コサイン変換処理を解くため、離散的コサイン逆変換処理を行う。フレームメモリ79とフレームメモリ80は、逆量子化器81とIDCT回路82で再

40

50

生された画像を、それぞれ、前向き予測回路 77 と後ろ向き予測回路 78 で行われる予測処理のために蓄える。バッファメモリ 71 と DCT 回路 72 の間に設けられた減算器 83 には、切り換えスイッチ 84 の選択片 a が接続されている。切り換えスイッチ 84 の被選択端子 b には “0” が供給され、被選択端子 c には前向き予測回路 77 の出力が供給され、被選択端子 e には後ろ向き予測回路 78 の出力が供給される。また、被選択端子 d には前向き予測回路 77 の出力と後ろ向き予測回路 78 の出力を加算する加算器 85 の加算出力が供給される。したがって、減算器 83 は、バッファメモリ 71 の出力から、切り換えスイッチ 84 で切り換えられた上記被選択端子 b、c、d 又は e の出力を減算する。すなわち、減算器 83 は、符号化されるフレームから、予測できなかった場合は “0” を、前向き予測のみの場合は前向き予測値（抜き出されたブロック値）を、前向きと後ろ向きの予測がある場合は 2 つの合成値を、後ろ向き予測値のみの場合は後ろ向き予測値を引く。加算器 85 は、前向きと後ろ向きの予測値を加算合成する。加算器 86 は、前後の予測フレームの平均で予測フレームを作り予測する方式の場合、選択片 a、被選択端子 b 及び c を持つ切り換えスイッチ 87 と共に用いられ、フレーム加算を行う。

10

**【0070】**

出力バッファメモリ部 6 は、エンコーダ 5 からの送り出しデータの転送レートを変換する機能の他、制御部 7 との通信機能を備える。この出力バッファメモリ部 6 は、図 15 に示すように、レート変換機能付バッファメモリ 89 で構成される。レート変換機能付バッファメモリ 89 は、圧縮した画像あるいは出力画像をレート調整のため一旦蓄える。このレート変換機能付バッファメモリ 89 は、上記入力バッファメモリ部 3 のレート変換機能付

20

**【0071】**

制御部 7 は、マトリックススイッチャ 1、デコーダ 2、入力バッファメモリ部 3、画像処理部 4、エンコーダ 5、出力バッファメモリ部 6 の各処理を制御する機能を有する。

30

以上のように構成された画像情報処理装置の動作を以下に説明する。

マトリックススイッチャ 1 で上述したように、取り込まれ、切り換え選択された圧縮画像信号は、データの先頭に、圧縮 / 非圧縮状態識別情報、圧縮方式情報、水平・垂直方向の画素数に応じる画像サイズ情報、処理領域を決定する処理画面サイズ情報、例えば NTSC、PAL、RGB 等の画像方式情報、入出力信号レート情報等の属性情報がいったヘッダ情報を持つ。

**【0072】**

デコーダ 2 は、上記ヘッダ情報を読み、制御部 7 に上記画像属性情報を送る。制御部 7 は、上記属性情報から、圧縮 / 非圧縮識別情報、圧縮方式情報、画像サイズ情報をデコーダ 2 に再び送る。デコーダ 2 は、制御部 7 から上記属性情報を受け取らないで、デコーダ 2 自身が読み取った上記属性情報をそのまま使うことも変更することもできる。また、上記属性情報は、キーボード 8 から与えることもできる。制御部 7 は、上記属性情報の画像サイズ情報、画像方式情報、画像入出力レート情報を入力バッファメモリ部 3 に供給する。また、制御部 7 は、上記属性情報の画像サイズ情報、処理画面サイズ情報を画像処理部 4 に供給する。また、制御部 7 は、上記属性情報の圧縮 / 非圧縮状態識別情報、圧縮方式情報、画像サイズ情報、画像方式情報をエンコーダ 5 に供給する。また、制御部 7 は、上記属性情報の画像サイズ情報、画像入出力レート情報を出力バッファメモリ部 6 に供給する。

40

**【0073】**

上記制御部 7 から切り換えの指示がマトリックススイッチャ 1 に供給されると、マトリッ

50

クススイッチャ1は、上述したように、GOPの単位で圧縮画像データを切り替える。デコーダ2は、制御部7からの属性情報に従い、伸張処理が不要な信号をそのまま入力バッファメモリ部3に出力する一方、伸張処理が必要な信号には選択情報に従い選択した伸張処理を施す。伸張処理は、画像サイズ情報に従い処理する範囲を決める。これによりデコーダ2は、任意の大きさの画像を伸張できる。

#### 【0074】

入力バッファメモリ部3は、制御部7からの画像方式情報に従い方式変換エンコーダ51を使って、コンポジット信号又はY/C信号の上記画像信号を内部処理に適したコンポーネント信号に方式変換する。この方式変換処理の際、制御部7からの画像サイズ情報に従い処理範囲を決める。これによりこの入力バッファメモリ部3での方式変換処理も、任意の大きさの画像に対して有効になる。コンポーネント信号は、内部処理レートに変換されるためレート変換機能付バッファメモリ52に入力レートで書き込まれ、改めて内部レートで読み出される。このレート変換機能付バッファメモリ52は、上述したように画像サイズとは無関係で、かつ十分な容量を持ち、ダブルバッファ構造とされ、それぞれ独立のアドレス生成器があり、異なるブロックレートで読み書きされる。アドレス生成器で生成するアドレス領域は制御部7からの画像サイズ情報に従い決定されるので、この入力バッファメモリ部3での転送レートの変換は、任意の大きさの画像に対しても有効となる。

#### 【0075】

画像処理部4は、制御部7からの画像サイズ情報に従い、任意の大きさの画像をしまう画像メモリ55の領域を指定して確保したり読み書きするアドレス範囲を決める。これにより画像処理部4は、任意の大きさの画像に画像処理を施すことができる。また、制御部7からの処理画面サイズ情報に従い画像処理範囲を決める。これにより画像処理部4は、指定した範囲の処理だけに処理系リソースを使うことができ、従来結果に反映されなかった処理に使われた無駄な処理系リソースを他の処理に有効利用できるようになった。

#### 【0076】

ここで、この画像処理部4の画像処理について説明する。入力バッファメモリ部3の出力である画像信号は、画像処理部4に供給される。画像処理部4に入った上記画像信号には、制御部7の指示に従った各種画像処理が施される。画像処理部4には、図13に示したように、この画像処理部4内の制御を行う画像処理制御部59がある。画素や複数画素ブロック単位の色変換は、画像処理制御部59の指示に従い色変換回路53で行われる。色変換が必要ない場合、色変換回路53は画像処理制御部59の指示で上記画像信号をバイパスする。色変換回路53を介した画像信号は、可変タップ低域フィルタ54に供給され、後述する後段の回路で行われる変形や縮小に備えて、高域の信号が除去される。この高域の信号の除去処理は、変形や縮小処理に伴い周波数的に高域信号が低域信号にエリアシング等の悪影響を及ぼすのを防ぐために必要である。どの程度、高域信号を除去するかは、画像処理制御部59が変形や縮小の程度に依存して、除去する高域幅を指示することによって行われる。帯域制限する必要がない場合、画像処理制御部59の指示でこの処理機能は、バイパスされる。可変タップ低域フィルタ54を介した画像信号は、画像メモリ55に供給される。この画像メモリ55は、2次元及び3次元幾何変換を行うためのワーキングメモリである。幾何変換を行うアドレス生成は、アドレス生成器58で行われ、画像メモリ55に供給される。アドレス生成器58でどのようなアドレスを生成するかは、画像処理制御部59が指示する。この指示は、モデリングデータと変換則データで行うのが一般的である。画像メモリ55から読み出されたデータ群は、一般にラスタデータとしては不完全で画素の抜けがたくさん存在する。この抜けを周囲の画素を用い埋める補間処理を補間フィルタ56で行う。画像処理制御部59が補間の精度を指示する。補間方法には、最近傍法、線形補間法、3次補間法などがあり、後者ほど精度の高い補間値が得られる。抜けを補間で埋めたラスタ信号は、合成回路57に供給される。この合成回路57は、複数の処理画像を2次元あるいは3次的に合成する。合成の際の奥行き情報等の制御信号は、画像処理制御部59が供給する。合成の最終段で画像は2次元画像にされ、モニター9に表示される。

10

20

30

40

50

## 【 0 0 7 7 】

また、上記 2 次元画像は、エンコーダ 5 に供給され、方式変換され圧縮される。コンポーネント信号からの方式変換は、制御部 7 から供給される属性情報の画像方式情報に従い決められる。圧縮するか否かや圧縮方式は制御部 7 から供給される属性情報の圧縮 / 非圧縮状態識別情報及び圧縮方式情報に従い決められる。方式変換処理と圧縮処理が必要でない場合は処理されないで出力バッファメモリ部 6 に送られる。方式変換処理と圧縮処理の際、制御部 7 からの画像サイズ情報に従い指定された画像範囲の処理が行われる。これによりエンコーダ 5 でも任意の大きさの画像を取り扱える。

## 【 0 0 7 8 】

エンコーダ 5 の出力は、出力バッファメモリ部 6 に入る。出力バッファメモリ部 6 は、入力バッファメモリ部 3 のレート変換機能付バッファメモリ 5 2 と同様の、画像サイズとは無関係で、かつ十分な容量を持ち、ダブルバッファ構造とされ、それぞれ独立のアドレス生成器があり、異なるブロックレートで読み書きされるレート変換機能付バッファメモリ 8 9 を備えているので、送り出しデータのレート変換を行える。アドレス生成器で生成するアドレス領域は制御部 7 からの画像サイズ情報に従い決定されるので、この出力バッファメモリ部 6 でも任意の大きさの画像のレートを変換することができる。

## 【 0 0 7 9 】

以上のように、本実施例の画像情報処理装置は、解像度、転送レート、画像サイズに依存しない画像の入出力や処理を可能とすると共に、フレーム間圧縮処理をしたような圧縮画像の切り替えをスムーズに正確に行える。特に、上述したマトリックススイッチャ 1 を備えることにより、切り替え後の圧縮画像は、伸張処理に影響を及ぼさない。また、切り替え後の GOP のフレーム構成が同じである必要はない。また、切り替え画像の GOP の位相は一致する必要はない。切り替え合成後の画像の GOP 情報量の増加を抑えられる。また、画像の伸張を不要として、カット編集を行える。

## 【 0 0 8 0 】

次に、本発明に係る画像情報処理装置の実施例の変形例を図 1 6 を参照しながら説明する。この変形例は、ハード処理部 1 0 0 と、ソフト処理部 1 1 0 と、入出力制御部 1 2 0 と、データ記憶部 1 3 0 とから成る。

この変形例は、処理をハード処理部 1 0 0 とソフト処理部 1 1 0 に分けることにより、装置の全体処理の柔軟性と拡張性を高めている。ハード処理部 1 0 0 は、主としてフィルタ等機械的処理やソフト処理で負荷が大きい処理を行う。ソフト処理部 1 1 0 はインテリジェントな処理や拡張性に富む処理を行う。

## 【 0 0 8 1 】

ハード処理部 1 0 0 は、上記図 1 を用いて説明した上記実施例の画像情報処理装置とほぼ同様の構成である。すなわち、二つの外部入力装置 1 0 1 及び 1 0 2 から供給される複数の圧縮画像は、マトリックススイッチャ 1 で切り換えられて、デコーダ 2 に供給され、該デコーダ 2 で伸張される。このデコーダ 2 で、伸張された画像信号は、入力バッファメモリ部 3 に供給される。入力バッファメモリ部 3 を介した信号は、色変換器 5 3、可変タップ低域フィルタ 5 4、フレームメモリ 5 5、補間フィルタ 5 6、合成回路 5 7 及びアドレス生成器 5 8 で構成される画像処理部 4 に供給される。これら各部は、ソフト処理の際、ハードの各機能を、ソフトから利用できるハードモジュールとしてできるように、ローカルバス 1 0 3 で接続されている。画像処理部 4 で画像処理された画像信号は、エンコーダ 5、出力バッファメモリ部 6 を介して外部出力装置 1 0 4 に出力される。ここで、上記各部は、ハードモジュール制御部 1 0 5 で制御される。

## 【 0 0 8 2 】

ソフト処理部 1 1 0 は、CPU 1 1 1、キャッシュメモリ 1 1 2、主メモリ 1 1 3、CPUバス 1 1 4、メモリバス制御部 1 1 5 から成る。メモリバス制御部 1 1 5 は、ローカルバス 1 0 3 と、ハードモジュール制御部 1 0 5 に接続されており、ローカルバス 1 0 3 に画像データを、ハードモジュール制御部 1 0 5 に制御信号を伝送している。メモリバス制御部 1 1 5 は、ペリフェラルバス 1 1 6 経由でグラフィックモニタ制御部 1 2 1 と、メデ

10

20

30

40

50

ィア制御部 1 2 2 と、スイッチャ制御部 1 2 3 と、スモールコンピュータシステムインターフェイス（以下 S C S I という。）アダプタ 1 2 4 と、操作パネル 1 2 5 とに接続されている。グラフィックモニタ制御部 1 2 1 は、ビデオメモリを内蔵しており、グラフィックモニタ 1 2 6 の表示制御を該ビデオメモリを用いて行う。メディア制御部 1 2 2 は、例えば V T R やデータレコーダのような外部入力装置 1 0 1 及び 1 0 2 や、例えば V T R やデータレコーダのような外部出力装置 1 0 4 の画像情報入出力タイミングを制御する。スイッチャ制御部 1 2 3 は、マトリックススイッチャ 7 0 を制御する。S C S I アダプタ 1 2 4 は、S C S I バス 1 2 7 で結ばれた光磁気ディスク（図中、M O と記す。）装置 1 3 1、C D - R O M 1 3 2、ハードディスク装置（図中、H D D と記す。）1 3 3 等のデータ記憶装置のインターフェイスである。操作パネル 1 2 5 は、画像情報の処理や入出力を指示するのに用いられる。 10

#### 【 0 0 8 3 】

ソフトから利用できるハードモジュールを実現する方法は、C P U 1 1 1 で実行中のプログラムからサブルーチンライブラリがコールされると、そのサブルーチンライブラリがソフトライブラリの場合は、リンク時に決定された対応するプログラムアドレスにジャンプし実行される。また、サブルーチンライブラリがハードライブラリの場合も、リンク時に決定されたハードモジュールに対応するアドレスにジャンプする。ハードモジュールに対応するアドレスには、ハードモジュールに必要なデータを送り、実行を起動し、実行終了を確認しソフトウェアのメインプログラムに実行を戻す手続きが格納されている。例えば、ハードモジュールとして可変タップ低域フィルタ 3 4 がコールされた場合、C P U 1 1 1 の指示で主メモリ 1 1 3 からデータがメモリバス制御部 1 1 5 とローカルバス 1 0 3 経由で可変タップ低域フィルタ 3 4 に送られる。次に、C P U 1 1 1 は、メモリバス制御部 1 1 5 とローカルバス 1 0 3 経由で可変タップ低域フィルタ 3 4 に実行を指示する。C P U 1 1 1 は、実行終了を確認し、処理済みデータを、ローカルバス 1 0 3 と、メモリバス制御部 1 1 5 経由で主メモリ 1 1 3 に回収する。そして、メインプログラムに戻り、次のステップの実行に移る。 20

#### 【 0 0 8 4 】

以上のように、図 1 6 に示した変形例である画像情報処理装置は、装置の全体処理の柔軟性と拡張性を高めながら、静止画像から動画像までの広範囲の画像や、解像度に依存しないフリーフォーマット画像や、転送レートや画像サイズの異なるスケラブル・フォーマット画像に生成、色変換、合成、編集等の画像処理を施すことができる。また、フレーム間圧縮処理をしたような圧縮画像の切り替えをスムーズに正確に行える。 30

#### 【 0 0 8 5 】

なお、他の変形例としては、C P U 1 1 1 とキャッシュメモリ 1 1 2 からなるユニットを複数用いて C P U バス 1 1 4 に接続するような装置が考えられる。このため、この他の変形例は、負荷が重いときに、並列処理を行うことにより、負荷を軽減できる。

#### 【 0 0 8 6 】

##### 【 発明の効果 】

以上の説明から明かなように、本発明に係る画像情報処理装置によれば、選択出力手段がフレーム間圧縮処理が施された複数の圧縮画像信号を取り込み、選択的に出力するとともに、複数の圧縮画像信号を切り替えることによって生成された圧縮画像信号を出力し、再構成手段が所定の切り替え点で複数の圧縮画像信号を切り替えるために、圧縮画像を再構成し、伸張手段が再構成された圧縮画像信号を伸張し、第 1 の入出力手段が伸張手段から出力された画像信号を一時的に記憶し、画像処理手段が第 1 の記憶部から出力された画像信号に種々の画像処理を施して画像処理信号を出力し、圧縮手段が画像処理信号を圧縮して圧縮画像処理信号を出力し、第 2 の入出力手段が圧縮画像処理信号を一時的に記憶し、制御手段が複数の圧縮画像信号を切り替えるために選択出力手段を制御するとともに、記伸張手段、第 1 及び第 2 の入出力手段、画像処理手段及び圧縮手段を制御する。この再構成手段は、切り替えによって捨てられる画像を予測のために用いるフレーム間順方向予測符号化画像及び双方向予測符号化画像を対象として、上記フレーム間順方向符号化画像を 40 50

フレーム内符号化画像に変更し、かつ切り替えによって捨てられる画像の予測情報に基づいて上記双方向予測符号化画像の予測情報を変更するので、フレーム間圧縮処理が施されたような圧縮画像のスイッチングをスムーズに行える。また、静止画像から動画像までの広範囲の画像や、解像度に依存しないフリーフォーマット画像や、転送レートに依存しない画像や、画像サイズに依存しないスケラブルフォーマット画像に色変換、合成、編集等の画像処理を施すことができる。

本発明に係る画像情報処理方法によれば、フレーム間圧縮処理が施されたような圧縮画像のスイッチングをスムーズに行える。また、静止画像から動画像までの広範囲の画像や、解像度に依存しないフリーフォーマット画像や、転送レートに依存しない画像や、画像サイズに依存しないスケラブルフォーマット画像に色変換、合成、編集等の画像処理を施すことができる。

10

【図面の簡単な説明】

【図 1】本発明の実施例の画像情報処理装置の概略的な構成を示すブロック図である。

【図 2】図 1 に示した上記画像情報処理装置のマトリックススイッチャの詳細な構成を示すブロック図である。

【図 3】図 2 に示したマトリックススイッチャのGOP再構成部の詳細な構成を示すブロック図である。

【図 4】GOPの符号化順序と入力順序を示す図である。

【図 5】図 4 に示したGOPの入力順序の“IBBP”部分の拡大図である。

【図 6】符号化順序が“IBBPBBPBBPBBPBB”であるGOPのフレーム列に対するマトリックススイッチャのGOP再構成部の動作を説明するための図である。

20

【図 7】符号化順序が“IBBPBBPBBPBBPBB”であるGOPのフレーム列に対するマトリックススイッチャのGOP再構成部の動作を説明するための図である。

【図 8】符号化順序が“IBBBIBBBIBBBIBBB”であるGOPのフレーム列に対するマトリックススイッチャのGOP再構成部の動作を説明するための図である。

【図 9】符号化順序が“IBBBIBBBIBBBIBBB”であるGOPのフレーム列に対するマトリックススイッチャのGOP再構成部の動作を説明するための図である。

【図 10】GOP再構成部のデータ圧縮処理を説明するための図である。

【図 11】図 1 に示した上記画像情報処理装置のデコーダの詳細な構成を示すブロック図である。

30

【図 12】図 1 に示した上記画像情報処理装置の入力バッファメモリの詳細な構成を示すブロック図である。

【図 13】図 1 に示した上記画像情報処理装置の画像処理部の詳細な構成を示すブロック図である。

【図 14】図 1 に示した上記画像情報処理装置のエンコーダの詳細な構成を示すブロック図である。

【図 15】図 1 に示した上記画像情報処理装置の出力バッファメモリの詳細な構成を示すブロック図である。

【図 16】本発明の他の実施例の画像情報処理装置の詳細な構成を示すブロック図である。


40

【図 17】従来の画像情報処理装置の構成を示すブロック図である。


【符号の説明】

- 1 マトリックススイッチャ
- 2 デコーダ
- 3 入力バッファメモリ部
- 4 画像処理部
- 5 エンコーダ
- 6 出力バッファメモリ部
- 7 制御部


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】



【 図 11 】




【 図 12 】





【 図 17 】



---

フロントページの続き

(72)発明者 海老原 規郎  
東京都品川区北品川6丁目7番35号 ソニー株式会社内

審査官 長谷川 素直

(56)参考文献 特開平7-154802(JP,A)  
特開平7-170522(JP,A)  
特開平6-86265(JP,A)  
特開平6-139133(JP,A)

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)  
H04N 7/24-7/68  
H04N 5/262-5/28  
H04N 5/91-5/95