(11)特許出願公開番号

(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2020-86046 (P2020-86046A)

(43) 公開日 令和2年6月4日 (2020.6.4)

(51) Int.Cl.			FΙ			テーマコート	、(参考)
GO2B	6/12	(2006.01)	GO2B	6/12	301	2H137	
HO1L	25/065	(2006.01)	HO1L	25/08	В	$2\mathrm{H}147$	
HO1L	<i>2</i> 5/07	(2006, 01)	GO2B	6/124		5 F 8 4 9	
HO1L	25/18	(2006, 01)	GO2B	6/13			
G02B	6/124	(2006.01)	GO2B	6/42			
		, ,	審査請求 未	請求 請求項	の数 20 O L	(全 27 頁)	最終頁に続く
(21) 出願番号		特願2018-217876((P2018-217876)	(71) 出願人	302062931		
(22) 出願日		平成30年11月21日	(2018.11.21)		ルネサスエレク	フトロニクス株:	式会社
					東京都江東区	豊洲三丁目2番	24号
				(74)代理人	110002066		
					特許業務法人簡	奇井国際特許事 [。]	務所
				(72)発明者	飯田 哲也		
					茨城県ひたちな	こか市堀口75	1番地 ルネ
					サスセミコング	ダクタマニュフ	ァクチュアリ
					ング株式会社国	5	
				(72)発明者	中柴康隆		
					茨城県ひたちな	なか市堀口75	1番地 ルネ
					サスセミコン	ダクタマニュフ	ァクチュアリ
					ング株式会社の	5	
						•	
						最	終頁に続く

(54) 【発明の名称】半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法

(57)【要約】

【課題】半導体モジュールの性能を向上させる。 【解決手段】半導体モジュールMJは、半導体チップC HP1および半導体チップCHP2を有する。半導体チ ップCHP1は、 光導波路WG1、 受光器ORおよびグ レーティングカプラGCなどの光デバイスと、光デバイ スの上方に形成された配線M2aとを備える。半導体チ ップCHP2は、半導体基板SB2に形成されたMIS FET10~30などの半導体素子と、半導体素子の上 方に形成された配線M5bとを備える。配線M2aと配 線M5bとが直接接するように、半導体チップCHP1 の

表面TS1は、

半導体チップ

CHP2の

表面TS2と 接合されている。半導体基板 SB2には、平面視におけ る形状が環状であるスルーホールTHが形成され、スル ーホールTH内には、クラッド層として絶縁膜IF2が 形成され、スルーホールTHに囲まれた半導体基板SB 2は、光導波路WG2を構成している。 【選択図】図2



(2)

【特許請求の範囲】

【請求項1】

- 光デバイス、および、前記光デバイスの上方に形成され、且つ、前記光デバイスに電気 的に接続された第1配線を備える第1半導体チップと、
- 基板、前記基板の表面側に形成され、且つ、電気回路の一部を構成する半導体素子、お よび、前記半導体素子の上方に形成され、且つ、前記半導体素子に電気的に接続された第 2 配線を備える第2半導体チップと、
 - を有し、
 - 前記第2半導体チップは、前記第1半導体チップ上に搭載され、
- 10 前記第1配線と前記第2配線とが直接接するように、前記第1半導体チップの表面は、 前記第2半導体チップの表面と接合され、
- 前記基板には、平面視における形状が環状であるスルーホールが形成され、
- 前記スルーホール内には、第1クラッド層が形成され、
- 前記第1クラッド層は、前記スルーホールに囲まれた前記基板を構成する材料よりも低 い屈折率を有する材料からなる、半導体モジュール。
- 【請求項2】
- 請求項1記載の半導体モジュールにおいて、
- 前記光デバイスは、前記スルーホールに囲まれた前記基板と平面視において重なるよう
- に形成されている、半導体モジュール。
- 【請求項3】
 - 請求項2記載の半導体モジュールにおいて、
 - 前 記 ス ル ー ホ ー ル に 囲 ま れ た 前 記 基 板 は 、 光 導 波 路 と し て 機 能 し 、
 - 前記光デバイスは、受光器またはグレーティングカプラであり、
- 前 記 半 導 体 モ ジ ュ ー ル 外 部 の 光 通 信 機 器 と 前 記 光 デ バ イ ス と の 間 で 行 わ れ る 光 の 送 信 ま たは受信は、前記光導波路を介して行われる、半導体モジュール。
- 【請求項4】
- 請求項3記載の半導体モジュールにおいて、
- 前記第1半導体チップには、前記光デバイスの下方に形成され、且つ、前記光デバイス
- と平面視において重なる位置に、前記光を反射させることができる反射膜が形成されてい る、半導体モジュール。
- 【請求項5】
 - 請求項1記載の半導体モジュールにおいて、
- 前記スルーホールに囲まれた前記基板以外の領域において、前記基板の裏面には、金属 膜が形成されている、前記半導体モジュール。
- 【請求項6】
 - 請求項1記載の半導体モジュールにおいて、
- 前記第1クラッド層は、絶縁膜からなる、前記半導体モジュール。
- 【請求項7】
- 請求項1記載の半導体モジュールにおいて、
- 40 前記スルーホールは、第1箇所、および、前記第1箇所よりも前記基板の裏面に近い第 2箇所を有し、
- 前 記 第 1 箇 所 に 形 成 さ れ て い る 前 記 第 1 ク ラ ッ ド 層 は 、 第 1 絶 縁 膜 か ら な り 、
- 前記 第 2 箇 所 に 形 成 さ れ て い る 前 記 第 1 ク ラ ッ ド 層 は 、 第 2 絶 縁 膜 、 第 3 絶 縁 膜 、 お よ び、前記第2絶縁膜と前記第3絶縁膜とに挟まれた第1導電性膜からなる、前記半導体モ ジュール。
- 【請求項8】
- 請求項1記載の半導体モジュールにおいて、
- 前 記 ス ル ー ホ ー ル は 、 第 1 箇 所 、 お よ び 、 前 記 第 1 箇 所 よ り も 前 記 基 板 の 裏 面 に 近 い 第 2箇所を有し、
 - 前記第1箇所に形成されている前記第1クラッド層は、第1絶縁膜、第2絶縁膜、およ 50

20

び、前記第1絶縁膜と前記第2絶縁膜とに挟まれた第1導電性膜からなり、 前記第2箇所に形成されている前記第1クラッド層は、第3絶縁膜からなる、前記半導 体モジュール。 【請求項9】 請求項1記載の半導体モジュールにおいて、 前記スルーホールは、第1箇所、および、前記第1箇所よりも前記基板の裏面に近い第 2箇所を有し、 前 記 第 1 箇 所 に 形 成 さ れ て い る 前 記 第 1 ク ラ ッ ド 層 は 、 第 1 絶 縁 膜 、 第 2 絶 縁 膜 、 お よ び、前記第1絶縁膜と前記第2絶縁膜とに挟まれた第1導電性膜からなり、 10 前 記 第 2 箇 所 に 形 成 さ れ て い る 前 記 第 1 ク ラ ッ ド 層 は 、 第 3 絶 縁 膜 、 第 4 絶 縁 膜 、 お よ び、前記第3絶縁膜と前記第4絶縁膜とに挟まれた第2導電性膜からなる、前記半導体モ ジュール。 【請求項10】 請求項1記載の半導体モジュールにおいて、 平面視において、前記第1半導体チップの外周は、前記第2半導体チップの外周と5 u m以内の範囲で一致している、半導体モジュール。 【請求項11】 請求項1記載の半導体モジュールにおいて、 平面視において、前記第1半導体チップおよび前記第2半導体チップは、それぞれ、第 20 1 方向に沿った第1辺および第2辺と、前記第1方向と交差する第2方向に沿った第3辺 および第4辺とを有し、 前 記 第 1 半 導 体 チ ッ プ の 第 1 辺 お よ び 前 記 第 2 半 導 体 チ ッ プ の 第 1 辺 は 、 5 μ m 以 内 の 範囲で一致し、 前 記 第 1 半 導 体 チ ッ プ の 第 2 辺 お よ び 前 記 第 2 半 導 体 チ ッ プ の 第 2 辺 は 、 5 µ m 以 内 の 範囲で一致し、 前 記 第 1 半 導 体 チ ッ プ の 第 3 辺 お よ び 前 記 第 2 半 導 体 チ ッ プ の 第 3 辺 は 、 5 μ m 以 内 の 節囲で一致し 前記 第 1 半 導 体 チ ッ プ の 第 4 辺 お よ び 前 記 第 2 半 導 体 チ ッ プ の 第 4 辺 は 、 5 µ m 以 内 の 範囲で一致している、半導体モジュール。 30 【請求項12】 請求項3記載の半導体モジュールにおいて、 前記第1半導体チップは、 前記光デバイスの上方に形成され、且つ、前記第1配線を含む第1多層配線と、 前 記 光 デ バ イ ス の 下 方 に 形 成 さ れ 、 且 つ 、 前 記 第 1 半 導 体 チ ッ プ の 裏 面 側 に 形 成 さ れ た 第1絶縁膜と、 前記第1絶縁膜の下面に形成されたパッド電極と、 前記第1絶縁膜を貫通し、且つ、前記パッド電極および前記第1配線に電気的に接続さ れた貫通電極と、 前記パッド電極の下面に形成された外部接続用端子と、 40 を更に有し、 前記第2半導体チップは、 前記半導体素子の上方に形成され、且つ、前記第2配線を含む第2多層配線、 を更に有する、半導体モジュール。 【請求項13】 請求項12記載の半導体モジュールを用いた通信方法であって、 前 記 半 導 体 モ ジ ュ ー ル 外 部 の 電 気 機 器 か ら の 第 1 電 気 信 号 を 、 前 記 外 部 接 続 用 端 子 お よ び前記貫通電極を介して、前記第1半導体チップで受信するステップと、 前 記 第 1 半 導 体 チ ッ プ が 受 信 し た 前 記 第 1 電 気 信 号 を 、 前 記 第 1 半 導 体 チ ッ プ か ら 前 記

前記第「牛導体テップか受信した前記第「竜式信号を、前記第「牛導体テップから前記 第2半導体チップへ送信するステップと、

前記第2半導体チップが受信した前記第1電気信号を、前記半導体素子を用いて、第2 50

(3)

電気信号に加工するステップと、

- 前 記 第 2 電 気 信 号 を 、 第 2 半 導 体 チ ッ プ か ら 前 記 第 1 半 導 体 チ ッ プ へ 送 信 す る ス テ ッ プ と 、
- 前記第1半導体チップが受信した前記第2電気信号を、前記光デバイスを用いて、光信 号へ変換するステップと、
- 前記光信号を、前記光導波路を介して、前記第1半導体チップから前記半導体モジュール外部の光通信機器へ送信するステップと、
- を有する、通信方法。
- 【請求項14】
- 請求項12記載の半導体モジュールを用いた通信方法であって、
- 前 記 半 導 体 モ ジ ュ ー ル 外 部 の 光 通 信 機 器 か ら の 光 信 号 を 、 前 記 光 導 波 路 を 介 し て 、 前 記 第 1 半 導 体 チ ッ プ で 受 信 す る ス テ ッ プ と 、
- 前 記 第 1 半 導 体 チップ が 受 信 し た 前 記 光 信 号 を 、 前 記 光 デ バ イ ス を 用 い て 、 第 3 電 気 信 号 へ 変 換 す る ス テ ッ プ と 、
- 前記第3電気信号を、前記第1半導体チップから前記第2半導体チップへ送信するステップと、
- 前記第2半導体チップが受信した前記第3電気信号を、前記半導体素子を用いて、第4 電気信号に加工するステップと、
- 前記第4電気信号を、前記外部接続用端子および前記貫通電極を介して、前記半導体モジュール外部の電気機器へ送信するステップと、
- を有する、通信方法。
- 【請求項15】
- (a)第1基板、前記第1基板上に形成された光デバイス、および、前記光デバイスの上 方に形成され、且つ、前記光デバイスに電気的に接続された第1配線を備える第1半導体 チップとなる領域を複数有する第1ウェハを準備する工程、
- (b)第2基板、前記第2基板の表面側に形成され、且つ、電気回路の一部を構成する半 導体素子、前記半導体素子の上方に形成され、且つ、前記半導体素子に電気的に接続され た第2配線、前記第2基板に形成され、且つ、平面視における形状が環状であるスルーホ ール、および、前記スルーホール内に形成された第1クラッド層を備える第2半導体チッ プとなる領域を複数有する第2ウェハを準備する工程、
- (c)前記(a)工程および前記(b)工程後に、前記第1配線と前記第2配線とが直接 接するように、前記第1ウェハの表面と前記第2ウェハの表面とを接合する工程、
- (d)前記(c)工程後、前記第1基板を除去する工程、
- (e)前記(d)工程後、互いに接合された前記第1ウェハと前記第2ウェハとを個片化 することによって、互いに接合された前記第1半導体チップおよび前記第2半導体チップ を有する半導体モジュールを、複数形成する工程、
- を有する、半導体モジュールの製造方法。
- 【請求項16】
- 請求項15記載の半導体モジュールの製造方法において、
- 前記(b)工程は、
- (b1)前記第2基板の前記表面から前記第2基板の内部に達するように、前記第2基 板に第1孔を形成する工程、
- (b2)前記第1孔内に、第1絶縁膜を形成する工程、
- (b3)前記(b2)工程後、前記第2基板の裏面から前記第1孔に達するように、前記第2基板に第2孔を形成する工程、
 - (b 4)前記第2孔内に、第2絶縁膜を形成する工程、
 - を有し、
 - 前記第1孔および前記第2孔は、前記スルーホールを構成し、
- 前 記 第 1 絶 縁 膜 お よ び 前 記 第 2 絶 縁 膜 は 、 前 記 第 1 ク ラ ッ ド 層 を 構 成 す る 、 半 導 体 モ ジ ュー ル の 製 造 方 法 。

20

10

30

(5)

【請求項17】 請求項15記載の半導体モジュールの製造方法において、 前記(b)工程は、 (b1)前記第2基板の前記表面から前記第2基板の内部に達するように、前記第2基 板に第1孔を形成する工程、 (b2)前記第1孔の両側面に、第1絶縁膜を形成する工程、 (b3)前記第1孔内に、前記第1絶縁膜を介して、半導体膜を形成する工程、 (b4)前記(b3)工程後、前記第2基板の裏面から前記第1孔に達するように、前 記第2基板に第2孔を形成する工程、 (b5)前記第2孔内に、第2絶縁膜を形成する工程、 を有し、 前記第1孔および前記第2孔は、前記スルーホールを構成し、 前 記 第 1 絶 縁 膜 、 前 記 半 導 体 膜 お よ び 前 記 第 2 絶 縁 膜 は 、 前 記 第 1 ク ラ ッ ド 層 を 構 成 す る、半導体モジュールの製造方法。 【請求項18】 請 求 項 1 5 記 載 の 半 導 体 モ ジュ ー ル の 製 造 方 法 に お い て 、 前記(b)工程は、 (b1)前記第2基板の前記表面から前記第2基板の内部に達するように、前記第2基 板に第1孔を形成する工程、 (b2)前記第1孔内に、第1絶縁膜を形成する工程、 (b3)前記(b2)工程後、前記第2基板の裏面から前記第1孔に達するように、前 記第2基板に第2孔を形成する工程、 (b4)前記第2孔の両側面に、第2絶縁膜を形成する工程、 (b 5)前記第2孔内に、前記第2絶縁膜を介して、導電性膜を形成する工程、 を有し、 前記第1孔および前記第2孔は、前記スルーホールを構成し、 前 記 第 1 絶 縁 膜 、 前 記 第 2 絶 縁 膜 お よ び 前 記 導 電 性 膜 は 、 前 記 第 1 ク ラ ッ ド 層 を 構 成 す る、半導体モジュールの製造方法。 【請求項19】 請求項15記載の半導体モジュールの製造方法において、 前記(b)工程は、 (b1)前記第2基板の前記表面から前記第2基板の内部に達するように、前記第2基 板に第1孔を形成する工程、 (b2)前記第1孔の両側面に、第1絶縁膜を形成する工程、 (b 3)前記第1孔内に、前記第1絶縁膜を介して、半導体膜を形成する工程、 (b4)前記(b3)工程後、前記第2基板の裏面から前記第1孔に達するように、前 記第2基板に第2孔を形成する工程、 (b 5)前記第2孔の両側面に、第2絶縁膜を形成する工程、 (b 6)前記第2孔内に、前記第2絶縁膜を介して、導電性膜を形成する工程、 を有し、 前記第1孔および前記第2孔は、前記スルーホールを構成し、 前記 第 1 絶 縁 膜 、 前 記 半 導 体 膜 、 前 記 第 2 絶 縁 膜 お よ び 前 記 導 電 性 膜 は 、 前 記 第 1 ク ラ ッド層を構成する、半導体モジュールの製造方法。 【請求項20】 請求項15記載の半導体モジュールの製造方法において、 前記(c)工程において、前記光デバイスは、前記スルーホールに囲まれた前記第2基 板と平面視において重なるように形成されている、半導体モジュールの製造方法。

【 発 明 の 詳 細 な 説 明 】 【 技 術 分 野 】 10

20

30

(6)

[0001]

本発明は、半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた 通信方法に関し、特に、光信号および電気信号の伝搬を行う半導体モジュールに好適に利 用できるものである。

【背景技術】

【0002】

近年、光通信を行う半導体装置として、シリコンフォトニクス技術が開発されている。 シリコンフォトニクス技術では、半導体基板上に、シリコンなどの半導体を材料とした光 信号用の伝送線路を形成し、この光信号用の伝送線路により形成される種々の光デバイス と、電子デバイスとを集積したフォトニクスチップが使用される。また、このフォトニク スチップを制御するためのドライバチップを、フォトニクスチップ上に搭載することで、 光信号および電気信号の伝搬を行う半導体モジュールの集積化が検討されている。 【0003】

特許文献1および2には、光導波路などの光デバイスが形成された基板上に、ドライバ チップを搭載する技術が開示されている。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2017-151146号公報

【特許文献 2 】国際公開第 2 0 1 4 / 1 5 6 9 6 2 号

【発明の概要】

【発明が解決しようとする課題】

[0005]

フォトニクスチップを有する光通信用の半導体モジュールにおいて、フォトニクスチッ プのサイズは、半導体素子から構成される電子回路が形成されたドライバチップのサイズ よりも大きい場合が多い。これは、フォトニクスチップにおいては、光の伝送距離が長く なっても伝搬損失が非常に小さいため、ドライバチップにおいて、電気の伝送距離を最短 とする方が、全体的な伝搬損失を低減し、消費電力を最小にできるからである。更に、フ ォトニクスチップの上面側の方向、または、フォトニクスチップの側面側の方向から光の 入出力を行うことができる。

【0006】

しかし、このような光信号および電気信号の伝搬を行う半導体モジュールでは、フォト ニクスチップとドライバチップとの間で、体積当たりのデータ伝送量(帯域密度)を最大 化し、データ伝送エネルギーの効率(情報量当たりの消費電力)を向上させることが困難 である。また、半導体モジュールの高集積化のための設計自由度が低いので、半導体モジ ュールの微細化に対応し難いという問題がある。

【 0 0 0 7 】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[0008]

ー実施の形態によれば、半導体モジュールは、光デバイス、および、光デバイスの上方 に形成され、且つ、光デバイスに電気的に接続された第1配線を備える第1半導体チップ と、基板、基板の表面側に形成され、且つ、電気回路の一部を構成する半導体素子、およ び、半導体素子の上方に形成され、且つ、半導体素子に電気的に接続された第2配線を備 える第2半導体チップとを有する。ここで、第2半導体チップは、第1半導体チップ上に 搭載され、第1配線と第2配線とが直接接するように、第1半導体チップの表面は、前記 第2半導体チップの表面と接合している。また、基板には、平面視における形状が環状で あるスルーホールが形成され、スルーホール内には、第1クラッド層が形成され、第1ク ラッド層は、スルーホールに囲まれた基板を構成する材料よりも低い屈折率を有する材料 10

30

20

40

からなる。 【発明の効果】 [0009]一実施の形態によれば、半導体モジュールの性能を向上させることができる。 【図面の簡単な説明】 [0010]【図1】実施の形態1の半導体モジュールを示す平面図である。 【図2】実施の形態1の半導体モジュールを示す断面図である。 【図3】実施の形態1の半導体モジュールを示す断面図である。 10 【図4】実施の形態1の光導波路を示す要部平面図である。 【図5】実施の形態1の半導体チップの製造工程を示す断面図である。 【図6】図5に続く製造工程を示す断面図である。 【図7】図6に続く製造工程を示す断面図である。 【図8】実施の形態1の半導体モジュールの製造工程を示す断面図である。 【図9】図8に続く製造工程を示す断面図である。 【図10】図9に続く製造工程を示す断面図である。 【図11】図10に続く製造工程を示す断面図である。 【図12】実施の形態2の光導波路を示す要部平面図である。 【図13】実施の形態2の半導体チップの製造工程を示す断面図である。 20 【図14】図13に続く製造工程を示す断面図である。 【図15】図14に続く製造工程を示す断面図である。 【図16】図15に続く製造工程を示す断面図である。 【図17】図16に続く製造工程を示す断面図である。 【図18】実施の形態3の光導波路を示す要部平面図である。 【 図 1 9 】 実 施 の 形 態 3 の 半 導 体 チ ッ プ の 製 造 工 程 を 示 す 断 面 図 で あ る 。 【図20】図19に続く製造工程を示す断面図である。 【図21】図20に続く製造工程を示す断面図である。 【図22】実施の形態4の半導体チップの製造工程を示す断面図である。 【発明を実施するための形態】 30 $\begin{bmatrix} 0 & 0 & 1 & 1 \end{bmatrix}$ 以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実

施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なも のではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。 また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に 言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合など を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さら に、以下の実施の形態において、その構成要素(要素ステップなども含む)は、特に明示 した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須 のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素な どの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそ うでないと考えられる場合などを除き、実質的にその形状などに近似または類似するもの などを含むものとする。このことは、上記数値および範囲についても同様である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するため の全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は 省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の 説明を原則として繰り返さない。また、実施の形態で用いる断面図においては、図面を見 易くするためにハッチング等を省略する場合もある。 【0013】

また、以下の実施の形態で「Aの直下に位置しているB」などと表現したときは、Aと 50

(7)

10

20

30

40

Bとの関係は、互いに直接接している場合も含み、互いの間に他の構成物がある場合も含む。言い換えれば、AとBとの関係は、平面視において重なっていることを意味する。なお、「直下」の代わりに「直上」と表現したときも、同様の関係が成り立つ。 【0014】

(実施の形態1)

図1は、光信号および電気信号の伝搬を行うことが可能な半導体装置である半導体モジュールMJの平面図を示しており、図2は、半導体モジュールMJの断面図を示している。図3は、図2と同様の断面図であるが、光の入射および出射の状態が矢印で示されており、これらを見易くするために、図3では一部のハッチングが省略されている。図4は、 半導体チップCHP2に形成されている光導波路WG2の形状を半導体チップCHP2の 裏面BS2側から見た要部平面図である。

【0015】

半導体モジュールMJは、半導体チップCHP1と、半導体チップCHP1上に搭載された半導体チップCHP2とを有する。半導体チップCHP1は、光導波路などの光デバイスを備えたフォトニクスチップである。半導体チップCHP2は、半導体チップCHP 1と電気信号の伝搬を行い、且つ、CPU(Central Processing Unit)などの電気回路 を備えたドライバチップである。

【0016】

図1に示されるように、半導体モジュールMJの外部には、光通信機器の一例として、 レーザ光LZを発光する発光部を有するレーザダイオードチップLDが設けられている。 半導体モジュールMJのうち半導体チップCHP1は、直接または光ファイバなどを介し て、レーザダイオードチップLDからのレーザ光LZの受光が可能であり、半導体モジュ ールMJ外部の光通信機器と光信号の送信および受信を行うことができる。すなわち、半 導体モジュールMJは、光の送受信が可能な光通信用のインターポーザであるとも言える

[0017]

また、後で詳細に説明するが、半導体チップCHP1の平面サイズは、半導体チップC HP2の平面サイズとほぼ同じである。図1に示されるように、平面視において、半導体 モジュールMJは、X方向に沿った第1辺S1および第2辺S2、並びに、Y方向に沿っ た第3辺S3および第4辺S4を有し、半導体チップCHP1および半導体チップCHP 2も、これらに対応する第1辺S1~第4辺S4を有する。なお、X方向およびY方向は 、互いに交差し、互いに直交している。

ここで、第1辺S1を用いて例示すると、平面視において、半導体チップCHP1の第 1辺S1の位置は、半導体チップCHP2の第1辺S1の位置と、5µm以内の範囲で一 致している。このような関係は、各々の第2辺S2~第4辺S4についても同様である。 【0019】

すなわち、平面視において、半導体チップCHP1の外周は、半導体チップCHP2の 外周と所定の範囲内で一致し、具体的には、半導体チップCHP2の外周と5µm以内の 範囲で一致している。言い換えれば、半導体チップCHP1の側面と、半導体チップCH P2の側面とは、面一である。更に言い換えれば、半導体チップCHP1の第1辺S1~ 第4辺S4の位置と、半導体チップCHP2の第1辺S1~第4辺S4の位置とのずれが 、それぞれ5µm以内である。

[0020]

以降の本実施の形態において、半導体チップCHP1の平面サイズおよび半導体チップ CHP2の平面サイズが、同じ、または、ほぼ同じと記した場合は、上述のように、半導 体チップCHP1の外周が、半導体チップCHP2の外周と5µm以内の範囲で一致して いることを意味する。

以下に、図2~図4を用いて、本実施の形態の半導体モジュールMJに含まれる半導体 50

チップCHP1および半導体チップCHP2の構造について説明する。図2に示されるように、半導体チップCHP1は、表面TS1および裏面BS1を有し、半導体チップCHP2は、表面TS2および裏面BS2を有している。表面TS1および表面TS2は、向かい合わせになっており、互いに接合している。すなわち、図2では、半導体チップCHP2が逆さになっている状態が示されている。

[0022]

< 半導体チップCHP1の構造>

半導体チップCHP1には複数の光デバイス(光半導体素子)が形成されており、本実施の形態では、このような光デバイスの例として、光導波路WG、受光器ORおよびグレーティングカプラGCを示している。なお、図示されていない他の光デバイスとしては、例えば光変調器が挙げられる。

【0023】

光導波路WG、受光器ORおよびグレーティングカプラGCは、それぞれ絶縁膜BX上 に形成されており、同層の半導体層が加工されることにより形成されている。このような 半導体層は、例えばシリコンからなり、例えば200~300nmの厚さを有する。また 、絶縁層BXは、例えば酸化シリコンからなり、例えば500nm~3µmの厚さを有す る。

【0024】

光導波路WGは、主に、各光デバイスを光学的に接続するための光信号の伝搬路であり 、受光器ORおよびグレーティングカプラGCのような他の光デバイスと一体化して接続 ²⁰ されている。

【0025】

受光器ORは、例えばp型の不純物が導入された半導体層と、このp型の半導体層上に 形成され、その表面がn型であるi型のゲルマニウム層とを含み、これらによってpin 構造が構成されている。n型のゲルマニウム層およびp型の半導体層は、プラグなどを介 して、それぞれ上層の配線M1aに電気的に接続されている。これによって、pin構造 おいて光起電力効果により流れる直流電流を、受光器ORの外部に取り出すことができる

[0026]

グレーティングカプラGCは、光導波路WG1を伝搬する光に半導体モジュールMJ外 部の光通信機器から入射するレーザ光を結合する、または、光導波路WG1を伝搬する光 を半導体モジュールMJ外部の光通信機器へ出射する光デバイスである。グレーティング カプラGCを伝搬する光は、伝搬方向に沿って光導波路面に設けられた凹部(溝部)およ び凸部(突起部)において、周期的屈折率変調(導波路グレーティング)が行われ、ある 特定の方向に回析放射される。本実施の形態では、グレーティングカプラGCの凹部およ び凸部は、半導体チップCHP1の表面TS1側に向けて設けられている。そのため、光 の回折方向は、表面TS1側に向かう方向が支配的となる。

【0027】

また、後で説明するが、半導体チップCHP2の半導体基板SB2にはスルーホールT Hが形成されており、スルーホールTH内には光導波路WG2が形成されている。本実施 の形態では、受光器ORおよびグレーティングカプラGCの各々は、光導波路WG2の直 下に設けられている。言い換えれば、受光器ORおよびグレーティングカプラGCの各々 は、平面視において光導波路WG2と重なる位置に形成されている。 【0028】

図3には、光の伝搬経路が模式的に矢印で示されている。半導体モジュールMJ外部の 光通信機器からの光は、光導波路WG2に入射され、層間絶縁膜IL2および層間絶縁膜 IL1を透過して受光器ORに達する。すなわち、受光器ORは、光導波路WG2を介し て上記光を受光する。また、本実施の形態では、光導波路WG1からグレーティングカプ ラGCに伝搬した光が、グレーティングカプラGCの上方へ回折し、回折した光が、光導 波路WG2を介して半導体モジュールMJ外部の光通信機器へ出射される場合が示されて

(10)

いる。また、光導波路WG2を介して、半導体モジュールMJ外部の光通信機器からグレ ーティングカプラGCへ光を入射する場合は、この矢印の向きが逆となる。 【0029】

受光器ORおよびグレーティングカプラGCの下方には、それぞれ絶縁膜BXおよび絶 縁膜IF1を介して、反射膜RF1および反射膜RF2が形成されている。具体的には、 反射膜RF1は、受光器ORの直下に形成され、平面視において受光器ORと重なる位置 に形成されている。反射膜RF2は、グレーティングカプラGCの直下に形成され、平面 視においてグレーティングカプラGCと重なる位置に形成されている。反射膜RF1およ び反射膜RF2の各々は、例えば銅膜またはアルミニウム膜のような金属膜によって構成 されている。

[0030]

反射膜RF1は、受光器ORを透過した光を反射させることができる。従って、反射した光を受光器ORにおいて受光することで、光損失を抑制することができる。 【0031】

また、反射膜RF2は、グレーティングカプラGCの下方へ回折した光を反射させることができ、反射した光は、グレーティングカプラGCの上方の光導波路WG2へ入射される。グレーティングカプラGCにおいて、光の回折方向は、表面TS1側へ向かう方向が支配的であるが、半導体チップCHP1の表面TS1側に回析せず、半導体チップCHP1の裏面BS1側に回析する光も存在している。例えば、50~70%程度の光が表面TS1側に回析し、30~50%程度の光が裏面BS1側に回析している。この裏面BS1 側に回析した光は、光損失に直結する。従って、反射膜RF2が設けられていることで、このような裏面BS1側に回析した光が表面TS1側に反射されるので、光損失を抑制することができる。

【0032】

また、グレーティングカプラGCから光導波路WG2へ光を入射させる場合、グレーティングカプラGCにおける光の回折方向は、概ね斜め上方向であるが、グレーティングカプラGCを構成する凹部および凸部のピッチまたは高さなどを調整することで、光の回折 方向を垂直方向にすることもできる。

【0033】

なお、 光損失をより確実に抑制するために、 反射膜 R F 1 および反射膜 R F 2 は、それ ³⁰ ぞれ受光器 O R およびグレーティングカプラ G C の下面全体を覆っていることが好ましい

[0034]

光導波路WG1、受光器ORおよびグレーティングカプラGCの上方には、例えば酸化 シリコンからなる層間絶縁膜IL1が形成されている。このように、光導波路WG1、受 光器ORおよびグレーティングカプラGCの各々の周囲は、互いに同じ材料からなる絶縁 膜BXおよび層間絶縁膜IL1に覆われている。そして、絶縁膜BXおよび層間絶縁膜I L1は、光導波路WG1、受光器ORおよびグレーティングカプラGCを構成する材料の 屈折率よりも、低い屈折率を有する材料からなる。このため、光導波路WG1、受光器O RおよびグレーティングカプラGCは、光デバイスのコア層として機能し、絶縁膜BXお よび層間絶縁膜IL1は、光デバイスのクラッド層として機能する。

【 0 0 3 5 】

光デバイスの下方には絶縁膜 B X が形成されているが、絶縁膜 B X の下面には、更に、 例えば酸化シリコンからなり、例えば 1 ~ 2 μ m の厚さを有する絶縁膜 I F 1 が形成され ている。

[0036]

絶縁膜BXと、光導波路WG1、受光器ORおよびグレーティングカプラGCなどに使用される半導体層とは、元々、SOI(Silicon On Insulator)基板の一部である。本実施の形態では、SOI基板の支持基板である半導体基板(基板)SB1を除去している。 この時、絶縁膜BXの一部も除去され、絶縁膜BXの厚さが薄くなり、絶縁膜BXがクラ 10

50

40

ッド層として機能できる程度の厚さを保てなくなる恐れがある。このため、絶縁膜IF1 は、半導体チップCHP1の裏面BS1側において、クラッド層としての役目も果たす。 なお、この目的が絶縁膜BXのみで十分に達成されるならば、絶縁膜IF1は必須ではない。

[0037]

層間絶縁膜IL1中には、1層目の配線M1aと、配線M1aの上方に2層目の配線M 2aが形成されている。層間絶縁膜IL1は、実際には多層の絶縁膜の積層膜からなり、 配線M1aおよび配線M2aは、各層の絶縁膜中に形成されているが、本実施の形態では 、このような多層の絶縁膜を層間絶縁膜IL1として図示している。光デバイスは、配線 M1aおよび配線M2aに電気的に接続されている。配線M1aおよび配線M2aは、所 謂ダマシン構造またはデュアルダマシン構造の配線であり、銅を主体とした導電性膜から なる。ダマシン構造またはデュアルダマシン構造とは、層間絶縁膜IL1などの絶縁膜に 溝を形成し、この溝内に窒化タンタル膜などのバリアメタル膜を介して、銅を主体とした 導電性膜を埋め込み、その後、溝外のバリアメタル膜および導電性膜を、CMP(Chemic al Mechanical Polishing)法によって除去することで形成される配線構造である。 【0038】

絶縁膜IF1の下面側(半導体チップCHP1の裏面BS1側)には、例えば銅膜また はアルミニウム膜を有するパッド電極PADが形成されている。また、パッド電極PAD は、貫通電極TGVを介して、配線M1aに電気的に接続されている。貫通電極TGVは 、裏面BS1側から配線M1aに達するように、絶縁膜BXおよび絶縁膜IF1を貫通し 、層間絶縁膜IL1の一部が除去されることで形成された孔内に、例えば銅からなる導電 性膜を埋め込むことで構成される。

[0039]

パッド電極 P A D の下面には、外部接続用端子として、例えば半田からなるバンプ電極 B E が形成されている。図示はしていないが、このバンプ電極 B E は、他の配線基板また は他の半導体チップなどに接続される。従って、半導体チップ C H P 1 は、他の配線基板 または他の半導体チップなどのような半導体モジュール M J 外部の電気機器と、電気信号 の伝達を行うことができる。

[0040]

< 半 導 体 チッ プ C H P 2 の 構 造 >

半導体チップCHP2には、電気回路の一部を構成する複数の半導体素子が形成されて おり、本実施の形態では、このような半導体素子の例として、MISFET1Q~3Qを 示している。

 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

半導体チップCHP2の裏面BS2側には、 p型の不純物が導入されたシリコンからなる半導体基板(基板)SB2が設けられている。従って、半導体基板SB2の裏面は、半導体チップCHP2の裏面BS2である。

[0042]

半導体基板 S B 2 の表面側には、複数のウェル領域が形成され、各々のウェル領域には n 型または p 型の拡散層などが形成され、このような複数のウェル領域に、ゲート絶縁膜 およびゲート電極を有する M I S F E T 1 Q ~ 3 Q が形成されている。 【 0 0 4 3 】

半導体基板SB2上には、MISFET1Q~3Qなどの半導体素子を覆うように、層間絶縁膜IL2が形成されており、層間絶縁膜IL2中には、半導体素子の上方に多層配線層が形成されている。図2では、このような多層配線層として、配線M1b~M5bが示されており、半導体素子は配線M1b~M5bに電気的に接続されている。これらの配線M1b~M5bの構造は、半導体チップCHP1の配線M1aおよび配線M2aと同様に、例えばダマシン構造またはデュアルダマシン構造である。また、層間絶縁膜IL2は、実際には多層の絶縁膜の積層膜からなり、配線M1b~M5bは、各層の絶縁膜中に形成されているが、本実施の形態では、このような多層の絶縁膜を層間絶縁膜IL2として

10



図示している。

【0044】

半導体基板SB2には、裏面BS2から層間絶縁膜IL2に達するスルーホール(貫通 孔)THが形成されている。図4に示されるように、平面視におけるスルーホールTHの 形状は、環状となっている。スルーホールTH内には、例えば酸化シリコンからなる絶縁 膜IF2が形成されている。そして、このような絶縁膜IF2(スルーホールTH)に囲 まれた半導体基板SB2が、光導波路WG2を構成している。絶縁膜IF2は、光導波路 WG2を構成する材料の屈折率よりも、低い屈折率を有する材料からなり、光導波路WG 2は、絶縁膜IF2によって囲まれている。従って、光導波路WG2はコア層として機能 でき、光導波路WG2を囲む構成物である絶縁膜IF2はクラッド層として機能できるの で、上述のように、光導波路WG2を介して、半導体モジュールMJ外部の光通信機器と 光の入射および出射を行うことができる。

(12)

【0045】

また、後の製造工程で詳細に説明するが、スルーホールTHは、半導体基板SB2に形成された第1孔THaおよび第2孔THbを含み、第1孔THaおよび第2孔THbは連通している。すなわち、第1孔THaは、スルーホールTHの第1箇所であり、半導体基板SB2の表面に近い箇所である。第2孔THbは、スルーホールTHの第2箇所であり、第1箇所よりも半導体基板SB2の裏面に近い箇所である。

【0046】

また、スルーホールTHの平面形状は環状であるが、このような環状の形状は、円形状 20 、楕円形状または八角形のような多角形状であってもよい。しかし、光導波路WG2内を 伝搬する光の回折の等方性を考慮すると、環状としては、円形状が最も好ましい。また、 スルーホールTHの幅、すなわちスルーホールTHの外径と内径との差は、例えば7~3 0µmである。また、光導波路WG2の幅、すなわちスルーホールTHの内径は、10~ 100µmである。

[0047]

また、絶縁膜IF2は、第1孔THa内に形成された絶縁膜IF2a、および、第2孔 THb内に形成された絶縁膜IF2bを含み、絶縁膜IF2aおよび絶縁膜IF2bは一 体化している。そして、上述のように、光導波路WG2を囲む構成物である絶縁膜IF2 aおよび絶縁膜IF2bは、それぞれクラッド層として機能できる。 【0048】

スルーホールTH内は、絶縁膜IF2によって完全に埋め込まれていることが好ましい が、絶縁膜IF2の厚さがクラッド層として機能できる厚さであればよい。例えば、スル ーホールTH内が絶縁膜IF2によって完全に埋め込まれておらず、スルーホールTH内 に空孔が形成されていてもよく、この空孔とスルーホールTHの側面との間の絶縁膜IF 2の厚さが、十分な厚さに保たれていればよい。

【0049】

半導体基板 S B 2 の裏面には、例えば窒化チタンまたはタングステンからなる金属膜M F が形成されている。金属膜M F は、スルーホール T H に囲まれた半導体基板 S B 2 以外 の領域に形成されており、光導波路W G 2 を選択的に露出するように形成されている。従 って、光導波路W G 2 において、半導体モジュール M J 外部の光通信機器と光の入射また は出射が行われる際に、光導波路W G 2 以外の半導体基板 S B 2 に光が入射する、または 、光導波路W G 2 以外の半導体基板 S B 2 から光が出射されることを防止できる。すなわ ち、金属膜 M F は遮光膜として機能する。

[0050]

また、半導体チップCHP2の裏面BS2側に、半導体基板SB2を構成する材料より も熱導電性の高い材料からなる金属膜MFを設けたことで、半導体チップCHP2の放熱 効果を高めることができる。

【 0 0 5 1 】

< 半導体モジュール M J の構成および主な特徴 >

10

本実施の形態における半導体モジュールMJは、半導体チップCHP1および半導体チップCHP2を有し、半導体チップCHP1の表面TS1および半導体チップCHP2の 表面TS2が、互いに接合している。具体的には、半導体チップCHP1の層間絶縁膜I L1の上面が、半導体チップCHP2の層間絶縁膜IL2の上面と接合し、半導体チップ CHP1の最上層配線である配線M2aの上面が、半導体チップCHP2の最上層配線で ある配線M5bの上面と接合している。

(13)

【 0 0 5 2 】

このように、半導体チップCHP1および半導体チップCHP2は、互いに直接接して いる配線M2aおよび配線M5bを介して、電気信号の伝達を行うことができる。また、 半導体チップCHP1のバンプ電極BEを介して、半導体チップCHP1外部の電気機器 (配線基板または他の半導体チップなど)から半導体チップCHP2へ、電気信号の伝達 を行うことができる。また、半導体チップCHP1は、レーザダイオードチップLDまた は光ファイバなどのような半導体モジュールMJ外部の光通信機器と光の送受信を行うこ とができる。

【0053】

以下に、半導体モジュールMJと、半導体モジュールMJ外部の光通信機器および電気 機器との通信方法について説明する。

【0054】

電気信号から光信号へ変換する場合は、まず、半導体モジュールMJ外部の電気機器からの第1電気信号を、バンプ電極BE、貫通電極TGVおよび配線M1aを介して、半導体チップCHP1が受信した第1電気信号を、配線M2aおよび配線M5bを介して、半導体チップCHP1から半導体チップCHP 2へ送信する。次に、半導体チップCHP2が受信した第1電気信号を、半導体チップC HP2のMISFET1Q~3Qなどを用いて、第2電気信号などに加工する。次に、第 2電気信号を、半導体チップCHP2から半導体チップCHP1へ送信する。次に、第 2電気信号を、半導体チップCHP2から半導体チップCHP1の光デバイスを用い て、光信号へ変換する。その後、光信号は、半導体チップCHP1のグレーティングカプ ラGCで回折し、回折した光信号が、半導体チップCHP2の光導波路WG2を介して、 半導体モジュールMJ外部の光通信機器(光ファイバなど)へ送信される。 【0055】

光信号から電気信号へ変換する場合は、上記と逆の通信経路を辿ればよい。すなわち、 まず、半導体モジュールMJ外部の光通信機器(光ファイバなど)からの光信号を、半導 体チップCHP2の光導波路WG2を介して、半導体チップCHP1の受光器ORまたは グレーティングカプラGCで受信する。次に、半導体チップCHP1が受信した光信号を 、半導体チップCHP1の光デバイスを用いて、第3電気信号へ変換する。次に、第3電 気信号を、半導体チップCHP1から半導体チップCHP2へ送信する。次に、半導体チ ップCHP2が受信した第3電気信号を、半導体チップCHP2のMISFET1Q~3 Qなどを用いて、第4電気信号などに加工する。その後、第4電気信号が、半導体チップ CHP1のバンプ電極BE、貫通電極TGV、配線M1aおよび配線M2aを介して、半 導体モジュールMJ外部の電気機器へ送信される。

[0056]

また、従来技術においては、上述の先行技術文献などに示されるように、フォトニクス チップである半導体チップCHP1の平面サイズが、ドライバチップである半導体チップ CHP2の平面サイズよりも大きくなるように形成されていた。

【0057】

これに対して、本実施の形態では、図1で説明したように、半導体チップCHP1の平面サイズ、および、半導体チップCHP2の平面サイズは同じである。より具体的には、 平面視において、半導体チップCHP1の外周は、半導体チップCHP2の外周と5µm 以内の範囲で一致している。 【0058】

50

30

40

20

従って、半導体チップCHP1と半導体チップCHP2との実装密度が最大となってい るので、両チップ間において、単位体積当たりのデータ伝送量を最大化し、データ伝送エ ネルギーの効率を向上させることができる。従って、半導体チップCHP1および半導体 チップCHP2を有する半導体モジュールMJの性能を向上させることができる。 【0059】

また、半導体チップCHP1の平面サイズを、半導体チップCHP2の平面サイズと同じにすることができるので、半導体モジュールMJを高集積化することが可能であり、半 導体モジュールMJの微細化を図ることができる。

[0060]

また、従来技術においては、上述の先行技術文献などに示されるように、フォトニクス ¹⁰ チップが、ドライバチップに層間絶縁膜のみを介して接合されているため、フォトニクス チップおよびドライバチップの接合強度が十分でない。

[0061**]**

これに対して、本実施の形態では、半導体チップCHP1の表面TS1および半導体チ ップCHP2の表面TS2において、半導体チップCHP1の配線M2aおよび半導体チ ップCHP2の配線M5bが互いに直接接合されている。このため、半導体チップCHP 1と半導体チップCHP2との間の抵抗を最小にすることができると共に、半導体チップ CHP1と半導体チップCHP2の接合強度を高めることができる。従って、上記の半導 体チップCHP1と半導体チップCHP2との間のデータ伝送エネルギーの効率を最大に することができる。

[0062]

また、半導体チップCHP1と半導体チップCHP2との接続は、配線M2aおよび配線M5bからなる積層配線を引き回すことで達成できる。すなわち、厚さの厚い積層配線によって、半導体チップCHP1内および半導体チップCHP2内の所望の箇所まで配線を引き回せるため、設計の自由度が増し、配線抵抗を低く抑制することができる。 【0063】

また、本実施の形態では、半導体チップCHP2の半導体基板SB2にスルーホールT Hが設けられ、スルーホールTH内に光導波路WG2が形成され、光導波路WG2の直下 に受光器ORまたはグレーティングカプラGCが形成されている。このため、受光器OR およびグレーティングカプラGCの各々の上方に設けられた光導波路WG2を介して、本 実施の形態の半導体モジュールMJは、半導体モジュールMJ外部の光通信機器と、光信 号の入出力を行うことができる。

[0064]

従って、光導波路WG2の形成箇所に応じて、半導体チップCHP2内の光デバイスを 適切に配置することができるので、従来技術のように光の伝送距離を長くする必要がない 。このため、半導体チップCHP2内において、光デバイスの設計自由度を向上させるこ とができ、光デバイスの実装密度を増やすことができる。また、半導体チップCHP1内 のMISFET1Q~3Qのような半導体素子と、半導体チップCHP2内の光デバイス との間の伝送距離を短くすることができるので、両チップ間におけるデータ伝送エネルギ ーの効率を向上させることができる。

【0065】

以上のように、本実施の形態によれば、半導体モジュールMJの性能を向上させること ができる。

[0066]

< 光 導 波 路 W G 2 の 製 造 方 法 >

以下に、図5~図7を用いて、本実施の形態の半導体チップCHP2に含まれる光導波路WG2の製造方法を説明する。なお、図5~図7では、半導体チップCHP2のうち1つの光導波路WG2が形成される領域の周辺のみが拡大されて示されている。

【 0 0 6 7 】

まず、図5に示されるように、フォトリソグラフィ技術およびドライエッチング処理に ⁵⁰

10

20

30

40

よって、半導体基板 S B 2 に、後にスルーホール T H の一部となる第 1 孔 T H a を形成す る。すなわち、第 1 孔 T H a はスルーホール T H の第 1 箇所である。第 1 孔 T H a は、半 導体基板 S B 2 を貫通しておらず、半導体基板 S B 2 の表面(半導体チップ C H P 2 の表 面 T S 2)から半導体基板 S B 2 の内部にかけて形成されている。 【 0 0 6 8 】

なお、第1孔THaの平面形状は、図4に示されるスルーホールTHの形状と同様であ り、環状である。また、スルーホールTHと同様に、第1孔THaは円形状であることが 最も好ましい。また、第1孔THaの幅、すなわち第1孔THaの外径と内径との差は、 例えば7~30μmであり、第1孔THaの内径は、例えば10~100μmである。ま た、第1孔THaの深さは、例えば65~170μmである。

【0069】

次に、第1孔THa内を埋め込むように、半導体基板SB2上に、例えばCVD(Chem ical Vapor Deposition)法によって、例えば酸化シリコンからなる絶縁膜IF2aを形 成する。次に、第1孔THa内の絶縁膜IF2aが残されるように、CMP法による研磨 処理によって、第1孔THa外に形成されている絶縁膜IF2aを除去する。その後、半 導体基板SB2の表面側に半導体素子を形成する。ここでは、半導体素子としてMISF ET3Qのみが示されている。

【0070】

次に、図6に示されるように、MISFET3Qなどの半導体素子を覆うように、半導体基板SB2上に多層の絶縁膜および多層配線層を形成する。このような多層配線層として、配線M1b~M5bが示されており、半導体素子は配線M1b~M5bに電気的に接続されている。これらの配線M1b~M5bの構造は、例えばダマシン構造またはデュアルダマシン構造である。実際には、配線M1b~M5bは、各層の絶縁膜中に形成されているが、本実施の形態では、このような多層の絶縁膜を層間絶縁膜IL2として図示している。その後、半導体基板SB2の裏面(半導体チップCHP2の裏面BS2)を研磨し、半導体基板SB2の厚さを薄くする。

次に、図7に示されるように、フォトリソグラフィ技術およびドライエッチング処理に よって、半導体基板SB2に、スルーホールTHの一部となる第2孔THbを形成する。 第2孔THbは、半導体基板SB2の裏面から第1孔THaに達するように形成される。 これにより、第1孔THaと第2孔THbとが連通し、第1孔THaおよび第2孔THb を含むスルーホールTHが形成される。すなわち、第2孔THbはスルーホールTHの第 2箇所である。

【0072】

なお、第2孔THbの平面形状は、第1孔THaの平面形状と同様であることが好まし い。また、第2孔THbの幅、すなわち第2孔THbの外径と内径との差は、例えば7~ 30µmであり、第2孔THbの内径は、例えば10~100µmである。また、第2孔 THbの深さは、例えば65~170µmである。また、第1孔THaの形成位置は、第 2孔THbの形成位置と一致していることが最も好ましいが、光導波路WG2内の光が正 常に伝搬される範囲内であれば、第1孔THaの形成位置と第2孔THbの形成位置とが 多少ずれていてもよい。

【0073】

次に、第2孔THb内を埋め込むように、半導体基板SB2の裏面上に、例えばCVD 法によって、例えば酸化シリコンからなる絶縁膜IF2bを形成する。次に、第2孔TH b内の絶縁膜IF2bが残されるように、CMP法による研磨処理によって、第2孔TH b外に形成されている絶縁膜IF2bを除去する。これにより、スルーホールTH内にお いて、絶縁膜IF2aと絶縁膜IF2bとが一体化し、絶縁膜IF2aおよび絶縁膜IF 2bを含む絶縁膜IF2が形成される。

【0074】

以上の製造工程によって、半導体基板SB2にスルーホールTHが形成され、スルーホ 50

(15)

30

ールTH内に絶縁膜IF2が形成される。そして、絶縁膜IF2(スルーホールTH)に 囲まれた半導体基板SB2が、光導波路WG2となる。

【 0 0 7 5 】

< 半 導 体 モ ジ ュ ー ル M J の 製 造 方 法 >

以下に、図8~図11を用いて、本実施の形態の半導体モジュールMJの製造方法を説 明する。なお、図8~図11では、最終的に図2の半導体モジュールMJが形成される領 域に着目して説明するが、実際には、図8~図11は、半導体モジュールMJが形成され る領域を複数備えるウェハ状態における製造工程の断面図となっている。

【0076】

まず、図 8 に示されるように、半導体チップCHP1となる領域を複数有するウェハW ¹⁰ F1と、半導体チップCHP2となる領域を複数有するウェハWF2とを、それぞれ準備 する。

【0077】

ウェハWF1には、半導体基板SB1上に絶縁膜BXが形成され、絶縁膜BX上に光デ バイス(光導波路WG、受光器ORおよびグレーティングカプラGCなど)、層間絶縁膜 IL1、配線M1aおよび配線M2aが形成されている。なお、半導体基板SB1、絶縁 膜BX、並びに、光導波路WG、受光器ORおよびグレーティングカプラGCなどに使用 される半導体層は、それぞれSOI基板の一部である。

【0078】

ウェハwF2には、図5~図7で説明したように、スルーホールTH、光導波路wG2 20 、MISFET1Q~3Qなどの半導体素子、層間絶縁膜IL2および配線M2a~M5 bが形成されている。

【0079】

このようなウェハWF1およびウェハWF2を準備した後、ウェハWF1の表面TS1 と、ウェハWF2の表面TS2とが向き合うように、ウェハWF1に対してウェハWF2 を反転させる、または、ウェハWF2に対してウェハWF1を反転させる。 【0080】

次に、図9に示されるように、ウェハWF1の表面TS1と、ウェハWF2の表面TS 2 とを互いに接合させる。この時、半導体チップCHP1となる領域が、半導体チップC HP2となる領域と重なるように、ウェハWF1とウェハWF2との位置合わせが行われ る。これにより、ウェハWF1の層間絶縁膜IL1および配線M2aが、それぞれ、ウェ ハWF2の層間絶縁膜IL2および配線M5bに接合される。また、半導体チップCHP 1の受光器ORおよびグレーティングカプラGCの各々の直上に、半導体チップCHP2 の光導波路WG2が位置するように、ウェハWF1とウェハWF2とを接合させる。言い 換えれば、半導体チップCHP1の受光器ORおよびグレーティングカプラGCの各々が 、平面視において半導体チップCHP2の光導波路WG2と重なるように、ウェハWF1 とウェハWF2とを接合させる。

[0081]

次に、図10に示されるように、ウェハWF1の裏面BS1に対して研磨処理を行い、 半導体基板SB1を除去することで、絶縁膜BXを露出させる。次に、絶縁膜BXの下面 ⁴⁰ に、例えばCVD法によって、酸化シリコンからなる絶縁膜IF1を形成する。 【0082】

次に、図11に示されるように、ウェハWF1の裏面BS1側から配線M1aに達する ように、絶縁膜BXおよび絶縁膜IF1を貫通し、層間絶縁膜IL1の一部を除去するこ とで、孔を形成する。次に、孔内に、例えば銅からなる導電性膜を埋め込むことで、孔内 に貫通電極TGVが形成される。次に、絶縁膜IF1の下面側に、例えば銅膜またはアル ミニウム膜を含む導電性膜を形成し、この導電性膜をパターニングすることで、貫通電極 TGVに接続されるパッド電極PADを形成する。 【0083】

なお、パッド電極PADを形成する工程と同じ工程によって、受光器ORの下方に反射 50

(16)

膜 R F 1 を形成し、グレーティングカプラ G C の下方に反射膜 R F 2 を形成することがで きる。その場合、製造工程の簡略化を図ることができる。 【 0 0 8 4 】

また、反射膜RF1および反射膜RF2を、パッド電極PADとは別の導電性膜によっ て形成してもよい。このような導電性膜は、パッド電極PADとは別工程によって形成さ れる。この場合、反射膜RF1および反射膜RF2を別途形成するための製造コストが増 加するが、反射膜RF1および反射膜RF2の材料は、パッド電極PADに使用される材 料に限られず、所望の反射率が得られるように、自由に選択できる。このような導電性膜 としては、例えば窒化チタン膜、窒化タンタル膜またはタングステン膜のような金属膜が 挙げられる。

【0085】

図11の製造工程後、パッド電極PADに接するように、例えば半田ボールからなるバ ンプ電極BEを形成する。次に、互いに接合しているウェハWF1およびウェハWF2を 、ダイシング工程によって個片化することで、図2に示されるような、互いに接合してい る半導体チップCHP1および半導体チップCHP2が複数個取得される。すなわち、複 数の半導体モジュールMJが形成される。

[0086]

このように、ウェハWF1およびウェハWF2が互いに接合された状態において、ダイシング工程を行っているので、半導体チップCHP1の平面サイズ、および、半導体チップCHP2の平面サイズは同じとなる。

[0087]

ここで、ダイシング工程には、ブレードまたはレーザによる手法が用いられるが、本願 発明者らの検討によれば、これらの手法では、各チップのサイズに多少のばらつきがある ことが判った。また、層間絶縁膜IL1および層間絶縁膜IL2のような絶縁膜と、半導 体基板SB2のようなシリコンとでは、熱膨張係数が異なるため、ダイシング工程後に、 半導体チップCHP1および半導体チップCHP2の各々の平面サイズが変化することも ある。

特に、本実施の形態のように、互いに接合されたウェハWF1およびウェハWF2を一括してダイシングする場合、1つの半導体モジュールMJにおける平面サイズのばらつきが大きくなる。このようなばらつきは、5μm以内の範囲である。すなわち、本実施の形態の半導体モジュールMJでは、図1で説明したように、半導体チップCHP1の第1辺 S1~第4辺S4の位置と、半導体チップCHP2の第1辺S1~第4辺S4の位置とのずれが、それぞれ5μm以内である。

[0089]

(実施の形態2)

以下に、実施の形態2の半導体モジュールMJを、図12を用いて説明する。なお、以下では、実施の形態1との相違点を主に説明する。図12は、実施の形態1の図4に対応する平面図であり、半導体モジュールMJのうち半導体チップCHP2に形成されている 光導波路WG2の形状を裏面BS2側から見た要部平面図である。

【0090】

図12に示されるように、実施の形態2では、実施の形態1と同様に、スルーホールT Hに囲まれた半導体基板SB2を光導波路WG2として用いるが、スルーホールTH内の 構成物が実施の形態1と異なる。すなわち、スルーホールTHの一部である第1孔THa 内には、2つの絶縁膜IF2a、および、この2つの絶縁膜IF2aに挟まれた半導体膜 CFaが形成され、スルーホールTHの一部である第2孔THb内には、絶縁膜IF2b が形成されている。

【0091】

以下に、このような実施の形態2の製造方法について、図13~図17を用いて説明する。

10

20

[0092]

まず、図13に示されるように、半導体基板SB2の表面上に、例えばCVD法によっ て、例えば窒化シリコン膜のような絶縁膜からなるハードマスクHM1を形成する。次に 、フォトリソグラフィ技術およびドライエッチング処理によって、ハードマスクHM1を パターニングする。次に、ハードマスクHM1をマスクとしてドライエッチング処理を行 うことで、半導体基板SB2の表面から半導体基板SB2の内部にかけて、第1孔THa を形成する。次に、第1孔THa内および半導体基板SB2上に、例えばCVD法によっ て、例えば酸化シリコンからなる絶縁膜IF2aを形成する。この段階では、第1孔TH a内は、絶縁膜IF2aによって完全に埋め込まれていない。

(18)

【0093】

次に、図14に示されるように、絶縁膜IF2aに対して異方性エッチング処理を行う ことで、第1孔THaの底部および半導体基板SB2上に形成されていた絶縁膜IF2a を除去する。これにより、第1孔THaの両側面には、絶縁膜IF2aが残される。 【0094】

次に、図15に示されるように、第1孔THa内で露出している半導体基板SB2上に 、例えばエピタキシャル成長法によって、例えばシリコンからなる半導体膜CFaを形成 する。半導体膜CFaは、少なくとも第1孔THa内を埋め込むように形成され、第1孔 THa外のハードマスクHM1上にも形成されていてもよい。なお、第1孔THa外の半 導体基板SB2上にはハードマスクHM1が形成されているので、第1孔THaの底部の 半導体基板SB2において、選択的にエピタキシャル成長が行われる。また、半導体膜C Faは、例えばシリコンゲルマニウムのような他の半導体膜であってもよいし、半導体膜 以外の導電性膜であってもよい。

[0095]

次に、第1孔THa内の半導体膜CFaが残されるように、CMP法による研磨処理に よって、第1孔THa外に形成されている半導体膜CFaを除去し、その後、ウェットエ ッチング処理によって、ハードマスクHM1を除去する。これにより、第1孔THaの両 側面に絶縁膜IF2aが形成され、2つの絶縁膜IF2aの間に半導体膜CFaが形成さ れる。すなわち、第1孔THa内は、絶縁膜IF2aおよび半導体膜CFaによって埋め 込まれる。

【0096】

次に、図16に示されるように、半導体基板5B2の表面に半導体素子を形成する。ここでは、半導体素子としてMISFET3Qのみが示されている。次に、実施の形態1と 同様に、半導体基板5B2上に層間絶縁膜IL2とおよび配線M1b~M5bを形成する 。その後、半導体基板5B2の裏面を研磨し、半導体基板5B2の厚さを薄くする。 【0097】

次に、図17に示されるように、半導体基板SB2の裏面から第1孔THaに達するように、フォトリソグラフィ技術およびドライエッチング処理によって、半導体基板SB2 に第2孔THbを形成する。これにより、第1孔THaと第2孔THbとが連通し、第1 孔THaおよび第2孔THbを含むスルーホールTHが形成される。

【0098】

次に、第2孔THb内を埋め込むように、半導体基板SB2の裏面上に、例えばCVD 法によって、例えば酸化シリコンからなる絶縁膜IF2bを形成する。次に、第2孔TH b内の絶縁膜IF2bが残されるように、CMP法による研磨処理によって、第2孔TH b外に形成されている絶縁膜IF2bを除去する。これにより、スルーホールTH内にお いて、絶縁膜IF2aと絶縁膜IF2bを除去する。これにより、スルーホールTH内にお いて、絶縁膜IF2aと絶縁膜IF2bとが一体化し、絶縁膜IF2aおよび絶縁膜IF 2bを含む絶縁膜IF2が形成される。そして、スルーホールTHに囲まれた半導体基板 SB2が、光導波路WG2となる。

[0099]

また、実施の形態 2 における光導波路 W G 2 の幅であるスルーホール T H の内径は、実施の形態 1 と同じであるが、実施の形態 2 では、スルーホール T H の幅であるスルーホー

10

ルTHの外径と内径との差は、実施の形態1より若干広くなっており、例えば15~50 μmである。そして、第1孔THa内における2つの絶縁膜IF2aの幅は、それぞれ例 えば2~5μmであり、第1孔THa内における半導体膜CFaの幅は、例えば11~4 0μmである。また、スルーホールTHの深さは例えば130~340μmであり、第1 孔THaの深さは例えば65~170μmであり、第2孔THbの深さは例えば65~1 70μmである。

(19)

スルーホールTHの深さを深くしたい場合、エッチング処理におけるアスペクト比を保 持するために、スルーホールTHの幅を広くすることが有効である。例えば、スルーホー ルTHの深さを深くするために、第1孔THaの深さを深くしたとする。その際に、絶縁 膜IF2aだけでは第1孔THa内を完全に埋め込めない場合があるので、埋め込みきれ なかった箇所を半導体膜CFaで補填することで、第1孔THa内を絶縁膜IF2aおよ び半導体膜CFaによって完全に埋め込むことができる。 【0101】

また、絶縁膜IF2aの厚さは、クラッド層として機能できる厚さである。実施の形態2では、クラッド層として機能する絶縁膜IF2aの厚さを確保すると共に、第1孔THa内を絶縁膜IF2aおよび半導体膜CFaによって完全に埋め込むことができるので、 クラッド特性を更に安定させることができる。

【0102】

なお、実施の形態1でも説明したように、スルーホールTH内に空孔が形成されている 20 場合もある。しかし、空孔内に水分などが侵入する恐れもあるため、そのような恐れを防 止するために空孔を設けたくない場合には、実施の形態2のように、第1孔THa内を、 絶縁膜IF2aだけでなく半導体膜CFaも用いることによって埋め込むことが有効であ る。

【0103】

また、実施の形態2でも実施の形態1と同様に、第1孔THaの形成位置は、第2孔T H b の形成位置と一致していることが最も好ましいが、第1孔THaの形成位置と第2孔 T H b の形成位置とがずれていてもよい。その場合、絶縁膜IF2aと絶縁膜IF2bと が分断され、その分断箇所において、半導体膜CFaと半導体基板SB2とが接触するこ ともある。そうすると、光導波路WG2を伝搬する光が、分断箇所において若干漏れるこ とになる。漏れる光の量が僅かであれば、光の伝搬に大きな影響は無いが、漏れる光の量 が多いと、それは光損失に繋がる。そのため、仮に、第1孔THaの形成位置と第2孔T H b の形成位置とがずれていたとしても、絶縁膜IF2aは、絶縁膜IF2bに接触し、 絶縁膜IF2bと一体化していることが最も好ましい。

[0104]

(実施の形態3)

以下に、実施の形態3の半導体モジュールMJを、図18を用いて説明する。なお、以下では、実施の形態1との相違点を主に説明する。図18は、実施の形態1の図4に対応する平面図であり、半導体モジュールMJのうち半導体チップCHP2に形成されている 光導波路WG2の形状を裏面BS2側から見た要部平面図である。

【0105】

図18に示されるように、実施の形態3では、実施の形態1と同様に、スルーホールT Hに囲まれた半導体基板SB2を光導波路WG2として用いるが、スルーホールTH内の 構成物が実施の形態1と異なる。すなわち、スルーホールTHの一部である第1孔THa 内には、絶縁膜IF2aが形成され、スルーホールTHの一部である第2孔THb内には 、2つの絶縁膜IF2b、および、この2つの絶縁膜IF2bに挟まれた導電性膜CFb が形成されている。

【0106】

以下に、このような実施の形態3の製造方法について、図19~図21を用いて説明する。実施の形態3の製造方法は、図6の製造工程までは実施の形態1と同様である。図1

10

40

9は、図6に続く製造工程を示している。

[0107]

まず、図19に示されるように、半導体基板SB2の裏面上に、例えばCVD法によっ て、例えば窒化シリコン膜のような絶縁膜からなるハードマスクHM2を形成する。次に 、フォトリソグラフィ技術およびドライエッチング処理によって、ハードマスクHM2を パターニングする。次に、半導体基板SB2の裏面から第1孔THaに達するように、ハ ードマスクΗΜ2をマスクとしてドライエッチング処理を行うことで、半導体基板SВ2 に第2孔THbを形成する。次に、第2孔THb内およびハードマスクHM2の下面上に 、例えばCVD法によって、例えば酸化シリコンからなる絶縁膜IF2bを形成する。こ の段階では、第2孔THb内は、絶縁膜IF2bによって完全に埋め込まれていない。

次に、図20に示されるように、絶縁膜IF2bに対して異方性エッチング処理を行う ことで、第2孔THbの底部およびハードマスクHM2の下面上に形成されていた絶縁膜 IF2bを除去する。これにより、第2孔THbの側面には、絶縁膜IF2bが残される

[0109]

次に、図21に示されるように、第2孔THb内およびハードマスクHM2の下面上に 、スパッタリング法によって、例えば銅からなるシード膜を形成し、その後、シード膜上 に、例えばめっき法によって、例えば銅からなる導電性膜CFbを形成する。シード膜は 、導電性膜CFbに取り込まれて、導電性膜CFbと一体化する。導電性膜CFbは、少 なくとも第2孔THb内を埋め込むように形成されている。なお、半導体基板SB2の裏 面にはハードマスクHM2が形成されているので、 導電性膜CFbは半導体基板SB2に 直接接しない。このため、銅のような金属が、半導体基板SB2中に取り込まれ、金属汚 染などの問題が発生することを防止することができる。

[0110]

また、銅からなるシード膜を形成する前に、例えば窒化タンタルからなるバリアメタル 膜を形成してもよく、このバリアメタル膜を導電性膜CFbの一部としてもよい。また、 導電性膜CFbは、例えばCVD法を用いて形成された多結晶シリコン膜であってもよい

[0111]

次に、第2孔THb内の導電性膜CFbが残されるように、CMP法による研磨処理に よって、第2孔THb外に形成されている導電性膜CFbを除去し、その後、ウェットエ ッチング処理によって、ハードマスクHM2を除去する。これにより、第2孔THbの両 側 面 に 絶 縁 膜 IF2 b が 形 成 さ れ 、 2 つ の 絶 縁 膜 IF2 b の 間 に 導 電 性 膜 CFb が 形 成 さ れる。すなわち、第2孔THb内は、絶縁膜IF2bおよび導電性膜CFbによって埋め 込まれる。これにより、スルーホールTH内において、絶縁膜IF2aと絶縁膜IF2b とが一体化し、絶縁膜IF2aおよび絶縁膜IF2bを含む絶縁膜IF2が形成される。 そして、スルーホールTHに囲まれた半導体基板SB2が、光導波路WG2となる。 **[**0 1 1 2 **]**

40 また、実施の形態3における光導波路WG2の幅であるスルーホールTHの内径は、実 施の形態1と同じであるが、実施の形態3では、スルーホールTHの幅であるスルーホー ルTHの外径と内径との差は、実施の形態1より若干広くなっており、例えば15~50 μ m である。そして、第 2 孔 T H b 内における 2 つの絶縁膜 I F 2 b の幅は、それぞれ例 えば 2 ~ 5 µ m であり、 第 2 孔 T H b 内における 導電性膜 C F b の幅は、 例えば 1 1 ~ 4 0 μ m で ある。

(0 1 1 3 **)**

実施の形態3では、スルーホールTHの深さを深くしたい場合、第2孔THbの深さを 深くする。その際に、絶縁膜IF2bだけでは第2孔THb内を完全に埋め込めない場合 があるので、埋め込みきれなかった箇所を導電性膜CFbで補填することで、第2孔TH b内を絶縁膜IF2bおよび導電性膜CFbによって完全に埋め込むことができる。

10

20

[0114]

また、絶縁膜IF2bの厚さは、クラッド層として機能できる厚さである。実施の形態 3 では、クラッド層として機能する絶縁膜IF2bの厚さを確保すると共に、第2孔TH b内を絶縁膜IF2bおよび導電性膜CFbによって完全に埋め込むことができるので、 クラッド特性を更に安定させることができる。

【 0 1 1 5 】

なお、実施の形態2と同様に、スルーホールTH内に空孔を設けたくない場合にも、実施の形態3の技術は有効である。

【0116】

また、実施の形態3でも実施の形態1および実施の形態2と同様に、第1孔THaの形 成位置は、第2孔THbの形成位置と一致していることが最も好ましいが、第1孔THa の形成位置と第2孔THbの形成位置とがずれていてもよい。その場合、絶縁膜IF2a と絶縁膜IF2bとが分断されていることもあるが、実施の形態2と同様の理由から、絶 縁膜IF2bは、絶縁膜IF2aに接触し、絶縁膜IF2aと一体化していることが最も 好ましい。

[0117]

(実施の形態4)

以下に、実施の形態4の半導体モジュールMJを、図22を用いて説明する。なお、以 下では、実施の形態2および実施の形態3との相違点を主に説明する。

【0118】

図22に示されるように、実施の形態4では、第1孔THa内の構造物を実施の形態2 で説明した技術を用いて形成し、第2孔THb内の構造物を実施の形態3で説明した技術 を用いて形成する。すなわち、第1孔THa内は、絶縁膜IF2aおよび半導体膜CFa によって埋め込まれており、第2孔THb内は、絶縁膜IF2bおよび導電性膜CFbに よって埋め込まれている。

[0119]

このように、実施の形態4によれば、実施の形態2および実施の形態3と比較して、ク ラッド特性を更に向上させることができる。

【0120】

以上、本願発明者らによってなされた発明をその実施の形態に基づき具体的に説明した ³が、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能である。

[0121]

例えば、半導体チップCHP1および半導体チップCHP2において、配線M1aおよ び配線M1bのような最上層配線より下層の配線は、ダマシン構造の配線ではなく、窒化 チタン膜、アルミニウム膜および窒化チタン膜を積層させ、この積層膜をパターニングす ることによって形成された配線であってもよい。この場合、配線を形成し、配線を覆うよ うに層間絶縁膜を形成した後、層間絶縁膜の上面に対してCMP法による研磨処理を行う ことによって、層間絶縁膜が平坦化される。

[0 1 2 2 **]**

また、半導体チップCHP1では、多層配線として、配線M1aおよび配線M2aの2 層配線を例示したが、半導体チップCHP1の多層配線は、3層以上であってもよい。また、半導体チップCHP2では、多層配線として、配線M1b~配線M5bの5層配線を 例示したが、半導体チップCHP2の多層配線は、5層より少なくてもよいし、5層より 多くてもよい。

【符号の説明】

【0123】

1Q~3Q MISFET

BE バンプ電極

BS1、BS2 裏面

50

20

10

(22)

BX 絶縁膜
 CFa
 半導体膜

 CFb
 導電性膜
 С Н Р 1 、 С Н Р 2 半導体チップ GC グレーティングカプラ HM1、HM2 ハードマスク IF1、IF2、IF2a、IF2b 絶 縁 膜 IL1、IL2 層間絶縁膜 レーザダイオードチップ LD LΖ レーザ光 M1a、M2a、M1b~M5b 配線 ΜF 金属膜 MJ 半導体モジュール OR 受光器 PAD パッド電極 R F 1 、 R F 2 反射膜 S1~S4 辺 S B 1 、 S B 2 半導体基板 半 導 体 層 SL TGV 貫通電極 TH スルーホール T H a第 1 孔 (第 1 箇所)T H b第 2 孔 (第 2 箇所) T S 1 、 T S 2 表面 WF1、WF2 ウェハ WG、WG2 光導波路

10





【図3】



【図4】



🗷 5



THa IF2a THa IF2a TS2 SB2 30 BS2 【図6】







【図9】



【図10】











【図13】



【図14】



【図15】





【図16】



【図17】







【図19】







【図22】



フロントページの続き

(51) Int.CI.					FΙ							テーマコード (参考)
G 0 2 B	6/13	(20	06.01)		G	602E	6	/30				
G 0 2 B	6/42	(20	06.01)		F	101L	. 31	/10		А		
G 0 2 B	6/30	(20	06.01)		G	502E	6	/34				
H 0 1 L	31/10	(20	06.01)									
G 0 2 B	6/34	(20	06.01)									
Fターム(参考	≸) 2H137	AA11	AB05	AB08	AB16	AC11	BA01	BA34	BA41	BA53	BB02	
		BB12	BB25	BB32	BC25	BC51	CA34	CA73	CC01	DA39	EA02	
		EA04	EA05	FA06								
	2H147	AB05	BC03	BC05	BG04	CA01	CA13	CB04	CD13	CD18	DA08	
		DA09	DA10	EA10D	EA13A	EA13C	EA14B	FA03	FC03	FC08	FD15	
		GA10										
	5F849	AA04	AB03	BA03	BA25	BB01	DA06	EA11	EA12	EA13	EA18	
		FA05	HA09	HA13	XB05	XB37						