(19) **日本国特許庁(JP)** 

# (12) 特許公報(B2)

(11)特許番号

特許第4288066号 (P4288066)

(45) 発行日 平成21年7月1日(2009.7.1)

(24) 登録日 平成21年4月3日(2009.4.3)

(51) Int. CL. FLнозк 5/19 (2006, 01) нозк Р 5/19 G06F 1/04 (2006, 01)GO6F 1/04 301C HO4L 7/00 (2006.01)HO4L 7/00 Z

> 請求項の数 7 (全 21 頁)

特願2002-382481 (P2002-382481) (21) 出願番号 (22) 出願日 平成14年12月27日 (2002.12.27) (65) 公開番号 特開2004-214981 (P2004-214981A) (43) 公開日 平成16年7月29日 (2004.7.29) 平成17年12月26日 (2005.12.26) 審查請求日

||(73)特許権者 507219491

エヌエックスピー ビー ヴィ

オランダ国 5656エイジー アインド ーフェン ハイ テク キャンパス 60

||(74)代理人 100147485

弁理士 杉村 憲司

|(74)代理人 100072051

弁理士 杉村 興作

|(74)代理人 100107227

弁理十 藤谷 史朗

(74)代理人 100134005

弁理士 澤田 達也

最終頁に続く

(54) 【発明の名称】回路装置

#### (57)【特許請求の範囲】

## 【請求項1】

クロック信号のパルスが入力されることによって、前記パルスに同期してデータを内部 に取り込み該取り込んだデータを出力する第1の遅延回路と、

前記第1の遅延回路が出力したデータを処理する信号処理回路であって、前記クロック 信号のパルスが入力されることによって、前記パルスに同期してデータを内部に取り込み 該取り込んだデータを出力する第2の遅延回路を有する信号処理回路と を備えた回路装置であって、

前記回路装置が、前記クロック信号のパルスに同期して前記第1の遅延回路が出力した データと前記パルスの1つ後のパルスに同期して前記第1の遅延回路に取り込まれるべき データとが等しいか否かに基づいて、前記第2の遅延回路に前記クロック信号のパルスを

入力するか否かを制御する制御回路を有し、 前記制御回路が、前記クロック信号のパルスの各々に同期して前記第1の遅延回路から

出力された前記データと1つ後のパルスに同期して前記第1の遅延回路に取り込まれるべ き前記データとが等しいか否かに基づいて、前記第2の遅延回路に前記クロック信号のパ ルスを供給するか否かを決定する決定回路と、

前記決定回路の決定に従って、前記第2の遅延回路への前記クロック信号のパルスの供 給又は供給停止を行うクロックドライバと、

### を有し、

前記決定回路が、前記クロック信号のパルスの各々に同期して前記第1の遅延回路から

20

<u>出力された前記データと1つ後のパルスに同期して前記第1の遅延回路に取り込まれるべき前記データとが等しいか否かを判定する判定部と、</u>

<u>前記判定部が等しいと判定した場合カウント値をインクリメントし、前記判定部が等し</u>くないと判定した場合カウント値をリセットするカウンタと、

前記カウント値と比較値とを比較することによって比較結果を得、前記比較結果に基づいて、前記第2の遅延回路に前記クロック信号のパルスを供給するか否かを表すパルス供給制御信号を前記クロックドライバに出力するパルス供給信号生成部と、

を有することを特徴とする回路装置。

## 【請求項2】

前記信号処理回路が、前記第2の遅延回路を複数有し、

前記複数の第2の遅延回路のうちの少なくとも2つの第2の遅延回路が縦続接続されていることを特徴とする請求項1に記載の回路装置。

#### 【請求項3】

前記少なくとも2つの第2の遅延回路の各々が、データが入力される複数のデータ入力部と、データを出力する複数のデータ出力部とを有することを特徴とする請求項2に記載の回路装置。

#### 【請求項4】

前記信号処理回路が、前記第2の遅延回路を複数有し、

前記複数の第2の遅延回路のうちの1つの第2の遅延回路が出力したデータが入力される入力部と、前記複数の第2の遅延回路のうちの他の第2の遅延回路にデータを出力する出力部とを有する論理回路を有することを特徴とする請求項1に記載の回路装置。

#### 【請求項5】

前記1つの第2の遅延回路が複数のデータ出力部を有し、

前記他の第2の遅延回路が複数のデータ入力部を有し、

前記論理回路が、前記1つの第2の遅延回路の複数のデータ出力部から出力されたデータが入力される複数の入力部と、前記他の第2の遅延回路の複数のデータ入力部にデータを出力する複数の出力部とを有することを特徴とする請求項4記載の回路装置。

#### 【請求項6】

前記比較値が、前記第2の遅延回路の総数に対応した値であることを特徴とする<u>請求項</u> 1乃至5のうちのいずれか1項に記載の回路装置。

#### 【請求項7】

前記第1の遅延回路及び前記第2の遅延回路の各々が1つ以上のDフリップフロップから構成されたことを特徴とする<u>請求項1乃至6のうちのいずれか1項</u>に記載の回路装置。

# [0001]

## 【発明の属する技術分野】

【発明の詳細な説明】

本発明は、クロック信号のパルスが入力されることによって、上記パルスに同期してデータを内部に取り込み該取り込んだデータを出力する第1の遅延回路と、上記第1の遅延回路が出力したデータを処理する信号処理回路であって、上記クロック信号のパルスが入力されることによって、上記パルスに同期してデータを内部に取り込み該取り込んだデータを出力する第2の遅延回路を有する信号処理回路とを備えた回路装置に関する。

# [0002]

## 【従来の技術】

従来より、縦続接続された複数のDフリップフロップを有する回路装置や、交互に縦続接続された論理回路とDフリップフロップとを有する回路装置が知られている。このような回路装置では、複数のDフリップフロップの各々にクロック信号が入力され、各Dフリップフロップはクロック信号のパルスに同期してデータを取り込み、この取り込んだデータを出力している。

# [0003]

#### 【発明が解決しようとする課題】

10

20

30

20

30

40

50

近年、回路の処理速度の高速化に伴いクロック周波数が増加しており、このため、回路装置の消費電力が増大している。また、回路装置が有する全てのDフリップフロップにはクロック信号が供給されるため、Dフリップフロップの数が増加すると、これに伴って消費電力も増加する。そこで、回路装置の消費電力を低減させるために、フリップフロップへのクロック信号の供給、供給停止を制御することができる制御回路を構成することが考えられる。しかしながら、このような制御回路を単純に構成すると、回路装置で処理されるべきデータ信号とは別に、上記の制御回路を動作させるための専用の信号が必要になるという問題がある。

### [0004]

本発明は、上記の事情に鑑み、専用の信号を用いずに消費電力を低減できる回路装置を提供することを目的とする。

[0005]

## 【課題を解決するための手段】

上記目的を達成する本発明の回路装置は、クロック信号のパルスが入力されることによって、上記パルスに同期してデータを内部に取り込み該取り込んだデータを出力する第1の遅延回路と、上記第1の遅延回路が出力したデータを処理する信号処理回路であって、上記クロック信号のパルスが入力されることによって、上記パルスに同期してデータを内部に取り込み該取り込んだデータを出力する第2の遅延回路を有する信号処理回路とを備えた回路装置であって、上記回路装置が、上記クロック信号のパルスに同期して上記第1の遅延回路が出力したデータと上記パルスの1つ後のパルスに同期して上記第1の遅延回路に取り込まれるべきデータとが等しいか否かに基づいて、上記第2の遅延回路に上記クロック信号のパルスを入力するか否かを制御する制御回路を有することを特徴とする。

[0006]

本発明の回路装置は、上記第2の遅延回路に上記クロック信号のパルスを入力するか否かを制御する制御回路を備えている。このような制御回路を備えることによって、信号処理回路が処理する処理結果の同一性を保持したまま、パルスの供給を停止することができ、回路装置の消費電力の低減が図られる。

[0007]

また、この制御回路は、上記第2の遅延回路に上記クロック信号のパルスを入力するか否かの制御を、上記第1の遅延回路が出力したデータと上記第1の遅延回路に取り込まれるべきデータとが等しいか否かに基づいて行っている。従って、上記第2の遅延回路に上記クロック信号のパルスを入力するか否かの制御をするための専用の信号は不要となり、回路装置の構成を簡略化することができる。

[ 0 0 0 8 ]

また、本発明の回路装置は、上記信号処理回路が、上記第2の遅延回路を複数有し、上記複数の第2の遅延回路のうちの少なくとも2つの第2の遅延回路が縦続接続されていてもよく、この場合、上記少なくとも2つの第2の遅延回路の各々が、データが入力される複数のデータ入力部と、データを出力する複数のデータ出力部とを有していてもよい。

[0009]

また、本発明の回路装置は、上記信号処理回路が、上記第2の遅延回路を複数有し、上記複数の第2の遅延回路のうちの1つの第2の遅延回路が出力したデータが入力される入力部と、上記複数の第2の遅延回路のうちの他の第2の遅延回路にデータを出力する出力部とを有する論理回路を有していてもよく、この場合、上記1つの第2の遅延回路が複数のデータ入力部を有し、上記論理回路が、上記1つの第2の遅延回路の複数のデータ出力部から出力されたデータが入力される複数の入力部と、上記他の第2の遅延回路の複数のデータ入力部にデータを出力する複数の出力部とを有していてもよい。

[0010]

また、本発明の回路装置は、上記制御回路が、上記クロック信号のパルスの各々に同期して上記第1の遅延回路から出力された上記データと1つ後のパルスに同期して上記第1の

遅延回路に取り込まれるべき上記データとが等しいか否かに基づいて、上記第2の遅延回路に上記クロック信号のパルスを供給するか否かを決定する決定回路と、上記決定回路の決定に従って、上記第2の遅延回路への上記クロック信号のパルスの供給又は供給停止を行うクロックドライバとを有することが好ましい。

[0011]

このような構成の制御装置を備えることによって、上記第2の遅延回路への上記クロック信号のパルスの供給又は供給停止を行うことができる。

[0012]

ここで、上記決定回路が、上記クロック信号のパルスの各々に同期して上記第1の遅延回路から出力された上記データと1つ後のパルスに同期して上記第1の遅延回路に取り込まれるべき上記データとが等しいか否かを判定する判定部と、上記判定部が等しいと判定した場合カウント値をインクリメントし、上記判定部が等しくないと判定した場合カウント値をリセットするカウンタと、上記カウント値と比較値とを比較することによって比較結果を得、上記比較結果に基づいて、上記第2の遅延回路に上記クロック信号のパルスを供給するか否かを表すパルス供給制御信号を上記クロックドライバに出力するパルス供給信号生成部とを有することができる。ここで、上記比較値は、上記第2の遅延回路の総数に対応した値とすることができる。

[0013]

さらに、本発明の回路装置では、上記第1の遅延回路及び上記第2の遅延回路の各々は、例えば、1つ以上のDフリップフロップから構成することができる。

[0014]

【発明の実施の形態】

以下、本発明の実施形態について説明する。

[0015]

図1は、本発明の第1実施形態の回路装置を示すブロック図である。

[0016]

図 1 に示す回路装置 1 は、 2 ビットのデータ( d a , d b ) からなるデータ信号 D (n-1) が入力される。この回路装置 1 は、入力されたデータ信号 D (n-1)を、 8 パルス期間( 8 クロック期間)だけ遅れたデータ信号 D (n+7) = (Out) として出力するように動作する。

[0017]

回路装置1は、Dフリップフロップf0a及びf0bを有している。Dフリップフロップ f 0 a の後段には、縦続接続された 7 個の D フリップフロップ f 1 a 乃至 f 7 a のグルー プGaが接続されている。また、Dフリップフロップf0bの後段には、縦続接続された 7個のDフリップフロップf1b乃至f7bのグループGbが接続されている。グループ Ga及びGbによりシフトレジスタ2(本発明にいう「信号処理回路」に相当する)が構 成されている。これらのDフリップフロップf0a乃至f7a及びf0b乃至f7bの各 々は、データが入力されるデータ入力端Dと、当該データ入力端Dから入力されたデータ を出力するデータ出力端Qと、クロック信号CKが入力されるクロック信号入力端CPと を有している。この回路装置1では、2ビットのデータ(da,db)のうち、データd aはDフリップフロップf0a乃至f7aによって処理され、一方、データdbはDフリ ップフロップf0b乃至f7bによって処理される。尚、本実施形態では、グループGa 及びGbの各々は7個のDフリップフロップが縦続接続された構成を有しているが、縦続 接続されるDフリップフロップの数は、適宜変更可能である。尚、以下では、Dフリップ フロップf0a及びf0bのペアを単にDフリップフロップF0と呼ぶ。同様にして、D フリップフロップ f 1 a 及び f 1 b のペア , ... , D フリップフロップ f 7 a 及び f 7 b の ペアを、単にDフリップフロップF1,...,F7と呼ぶ。

[0018]

また、この回路装置1は制御回路3を備えている。回路装置1が制御回路3を備えることによって、シフトレジスタ2の消費電力の低減を図ることができる。以下に、図1に示す回路装置1が、どのようにしてシフトレジスタ2の消費電力を低減することができるのか

10

20

30

40

について、制御回路3を備えていない回路装置と比較しながら説明する。

### [0019]

図2は、制御回路3を備えていない回路装置100の回路図を示す。

#### [0020]

最前段のDフリップフロップF0のうちのDフリップフロップf0aは、クロック信号CKのパルスPxの立上リエッジに同期して、データ入力端Dに入力されるデータdaを取り込み、この取り込んだデータdaを次のパルスP(x+1)が発生するまでデータ出力端Qから次段のDフリップフロップf1aに出力し続ける。従って、Dフリップフロップf0aは、入力されたデータdaを1パルス期間(1クロック期間)遅れて出力する。また、Dフリップフロップf0bも、Dフリップフロップf0aと同様に動作し、入力されたデータdbを1パルス期間遅れて出力する。従って、DフリップフロップF0は、入力されたデータ信号D(n-1)を、1パルス期間遅れたデータ信号D(n)として次段のDフリップフロップF1に出力する。

## [0021]

また、DフリップフロップF1のうちのDフリップフロップf1aは、クロック信号CKのパルスPxの立上リエッジに同期して、前段のDフリップフロップf0aから出力されたデータdaを取り込み、この取り込んだデータdaを次のパルスP(x+1)が発生するまで次段のDフリップフロップf2a(図示せず)に出力し続ける。従って、Dフリップフロップf1aは、前段のDフリップフロップf0aが出力したデータdaを1パルス期間遅れて出力する。また、Dフリップフロップf1bも、前段のDフリップフロップf0bが出力したデータdbを1パルス期間遅れて出力する。従って、DフリップフロップF1は、前段のDフリップフロップF0が出力したデータ信号D(n)を、1パルス期間遅れたデータ信号D(n+1)として出力する。

#### [0022]

以下、同様にして、DフリップフロップF2乃至F7は、前段のフリップフロップが出力したデータ信号を、1パルス期間遅れたデータ信号として出力する。従って、最前段のDフリップフロップF0に入力されたデータ信号D(n-1)は、最後段のDフリップフロップF7から8パルス期間遅れたデータ信号D(n+7) = (Out)として出力される。

## [0023]

図3は、図2に示す制御回路3を備えていない回路装置100のタイミングチャートを示す。

# [0024]

# [0025]

図 4 は、図 3 に示すタイミングチャートのパルスP1からパルスP12までの一部拡大図である。

# [0026]

DフリップフロップF0は、クロック信号CKのパルスP1の立ち上がりエッジに同期して、データ信号D(n-1)のデータd1を取り込み、この取り込んだデータd1をデータ信号D(n)として出力する。更に、DフリップフロップF0は、次のパルスP2が発生するとデータ信号D(n-1)のデータd2を取り込み、データd1に代えてデータd2をデータ信号D(n)として出力する。

# [0027]

50

40

10

20

以下、同様にして、DフリップフロップF 0 は、各パルスP3, P4,…に同期して、クロック信号 C K のパルスP3, P4,…におけるデータ信号 D (n-1)のデータd3, d4,…を取り込み、該取り込んだデータを、次のパルスが発生するまでデータ信号 D (n)として出力し続ける。つまり、DフリップフロップF 0 は、取り込んだデータd1, d2,・・・,dxを、パルスP1, P2,・・・,Pxのパルス期間(クロック期間)h1,h2,・・・,hxの間出力し続ける。従って、DフリップフロップF 0 は、入力されたデータ信号 D (n-1)のデータd1,d2,・・・,dxを、1パルス期間だけ遅れたデータ信号 D (n)のデータd1,d2,・・・,dxとして出力する。

## [0028]

また、 D フリップフロップ F 0 が出力したデータ信号 D (n)のデータd1, d2, ・・・, dx は、次段の D フリップフロップ F 1 に入力される。 D フリップフロップ F 1 は、入力されたデータ信号 D (n)のデータd1, d2, ・・・, dxを、 1 パルス期間だけ遅れたデータ信号 D (n+1)のデータd1, d2, ・・・, dxとして出力する。

# [0029]

以下、同様に考えて、その他のDフリップフロップF2乃至F7も、入力されたデータ信 号のデータを、1パルス期間遅れたデータ信号のデータとして出力する。このように、D フリップフロップF1乃至F7の各々が、入力されたデータを1パルス期間だけ遅らせて 出力することにより、図3に示す回路装置100は、データ信号D(n-1)に対して8パル ス期間だけ遅れたデータ信号 D (n+7)を出力することができる。しかしながら、図 3 に示 す回路装置100は、DフリップフロップF0乃至F7の各々に、クロック信号CKのパ ルスPが連続的に供給されているため、消費電力が大きいという問題がある。この消費電 力が大きいという問題は、図3に示す回路装置100が備えるDフリップフロップの数が 増えるにつれて顕著に現れる。そこで、本願発明者は、このような問題を解決するために 、消費電力を低減することができる図1の回路装置1を考え出した。この回路装置1は、 Dフリップフロップ F 0 に入力されるデータ信号 D (n-1) と D フリップフロップ F 0 から 出力されるデータ信号 D(n)とに基づいて、シフトレジスタ 2 にクロック信号のパルスを 供給するか否かを制御している。このような制御によって、図1に示す回路装置1は、図 3 に示す回路装置100が出力するデータ信号 D (n+7) = (Out)と同一のデータ信号を出 力しながらも、シフトレジスタ2の消費電力の低減を図ることができる。以下に、本願発 明者が考え出した回路装置の原理について説明する。

#### [0030]

Dフリップフロップ F 0 はパルス P 1 が供給されるとデータ信号 D (n-1)のデータd1を取 り込み、次のパルスP2が供給されるまで、この取り込んだデータd1をデータ信号 D(n)の データd1として出力し続ける。更に、DフリップフロップF0はパルスP2が供給されると データ信号 D (n-1)のデータd2を取り込み、データd1に代えて新たに取り込んだd2を次の パルスP3が供給されるまでデータ信号 D (n)のデータd2として出力し続ける。従って、 D フリップフロップ F 0 は、パルスP1が発生するパルス期間h1にはデータd1を出力し、パル スP2が発生するパルス期間h2にはデータd2を出力する。このように、Dフリップフロップ は、各パルスPxに同期して取り込んだデータを、次のパルスが供給されるまで出力し続け るという性質を有する。本願発明では、Dフリップフロップのこの性質に着目している。 例えば、DフリップフロップF0にパルスP1を供給した後、次のパルスP2を供給しないと 仮定すると、DフリップフロップF0は、パルス期間h1だけでなく次のパルス期間h2も、 データ信号 D (n-1)のデータd1をデータ信号 D (n)のデータとして出力し続ける。即ち、 D フリップフロップ F 0 は、パルスP2が供給されなくても、前のパルスP1のパルス期間h1に 出力したデータd1を次のパルス期間h2にも出力し続け、この結果、データ信号 D(n)のパ ルス期間h2のデータはパルス期間h1のデータと同じ値(=d1)となる。従って、もしデー タ信号 D (n-1) においてd2 = d1 ( = d ) であれば、 D フリップフロップ F 0 にパルスP1を供 給した後次のパルスP 2 を供給するか否かに関わらず、データ信号 D (n)のパルス期間h1及 びh2のデータは同一の値(=d)である。

# [0031]

10

20

30

以上の説明から、もしデータ信号 D (n-1)のデータdxが前のデータ d x-1に等しい (dx = dx -1 = d) のであれば、D フリップフロップ F 0 にパルスPx-1を供給した後次のパルスPxを供給するか否かに関わらず、データ信号 D (n)のパルス期間hx-1及びhxのデータは同一の値(=d)となることがわかる。

## [0032]

これまでは、 D フリップフロップ F 0 が出力するデータ信号 D (n) について説明したが、この他の D フリップフロップ F 1 乃至 F 7 が出力するデータ信号 D (n+1) 乃至 D (n+7) ( = Out ) も同様に説明できる。

## [0033]

従って、例えば、最終段のDフリップフロップF7が出力するデータ信号D(n+7)(=Out)において、パルス期間hxのデータが前のパルス期間hx-1のデータに等しい場合、回路装置1は、最終段のDフリップフロップF7へのパルスPxの供給を停止することにより、データ信号D(n+7)(=Out)の同一性を保持したまま、シフトレジスタ2の消費電力を削減できることがわかる。そこで、図4を参照すると、データ信号D(n+7)(=Out)において、例えば、パルス期間h9のデータd2はD1=(0,1)であり、1つ前のパルス期間h8のデータd1もD1=(0,1)である。従って、データ信号D(n+7)(=Out)において、パルス期間h9のデータが1つ前のパルス期間h8のデータに等しいことがわかる。従って、回路装置1は、最終段のDフリップフロップF7へのパルスP9の供給を停止することにより、最終段のDフリップフロップF7が出力するデータ信号D(n+7)(=Out)の同一性を保持したまま、シフトレジスタ2の消費電力を低減することができる。

### [0034]

同様に考えると、DフリップフロップF6が出力するデータ信号D(n+6)において、例えば、パルス期間h9のデータd3はD1=(0,1)であり、1つ前のパルス期間h8のデータd2もD1=(0,1)である。従って、データ信号D(n+6)において、パルス期間h9のデータが1つ前のパルス期間h8のデータに等しいことがわかる。従って、回路装置1は、DフリップフロップF6へのパルスP9の供給を停止することにより、Dフリップフロップアの消費電力を低減することができる。その他のDフリップフロップが出力するデータ信号においても、当該DフリップフロップにへのパルスP9の供給を停止することによって、当該Dフリップフロップが出力するデータ信号の同一性を保持したまま、シフトレジスタ2の消費電力を低減することができる。

# [0035]

ここで注意しておきたいことは、回路装置1がパルスP9の供給を停止することができるのは、「パルスP9の供給を停止しても、Dフリップフロップが、パルスP9が供給されたときに出力するデータ信号と同一のデータ信号を出力する」場合のみである。従って、図1に示す回路装置1は、パルスP9の供給停止を実行する場合、パルスP9の供給開始時刻t9の前に、「パルスP9の供給を停止しても、Dフリップフロップが、パルスP9が供給されたときに出力するデータ信号と同一のデータ信号を出力する」ことを認識できなければならない。以下に、回路装置1は、どのようにしてこのことを認識しているのかについて考察する

# [0036]

上記のように、「パルスP9の供給を停止しても、Dフリップフロップが、パルスP9が供給されたときに出力するデータ信号と同一のデータ信号を出力する」のは、「各データ信号について、パルス期間h9のデータが、1つ前のパルス期間h8のデータに等しい」場合である。従って、図1に示す回路装置1が、パルスP9の供給開始時刻t9の前に、「各データ信号について、パルス期間h9のデータが、1つ前のパルス期間h8のデータに等しい」ことが認識できれば、データ信号の同一性を保持したままパルスP9の供給を停止することができる。以下に、図1に示す回路装置1が、パルスP9の供給開始時刻t9の前に、「各データ信号について、パルス期間h9のデータが、1つ前のパルス期間h8のデータに等しい」ことをどのように認識するかについて説明する。

10

20

30

#### [0037]

先ず、データ信号 D (n+7) (= Out) について考える。

#### [0038]

データ信号 D (n+7) のパルス期間h9におけるデータd2は、最前段のDフリップフロップF 0 に入力されるデータ信号 D (n-1) のパルス期間h1のデータd2が、 8 パルス期間だけ遅れて最終段のDフリップフロップF 7 から出力されるデータである。また、このデータ信号 D (n+7) (= 0ut) のパルス期間h8におけるデータd1は、最前段のDフリップフロップF 0 から出力された (つまり、DフリップフロップF 1 に入力される) データ信号 D (n) のパルス期間h1のデータd1が 7 パルス期間だけ遅れて最終段のDフリップフロップF 7 から出力されるデータである。従って、パルス期間h1のデータ信号 D (n-1) のデータd2と、パルス期間h1のデータ信号 D (n) のデータd1とが等しいことを認識できれば、データ信号 D (n+7) (= 0ut) のパルス期間h9のデータが 1 つ前のパルス期間h8のデータに等しいことを認識できる。

## [0039]

次に、データ信号 D (n+6) について考える。

#### [0040]

データ信号 D (n+6) のパルス期間h9におけるデータd3は、最前段の D フリップフロップ F 0 に入力されるデータ信号 D (n-1) のパルス期間h2のデータd3が、 7 パルス期間だけ遅れて最終段の D フリップフロップ F 7 から出力されるデータである。また、このデータ信号 D (n+6) のパルス期間h8におけるデータd2は、最前段の D フリップフロップ F 0 から出力された (つまり、 D フリップフロップ F 1 に入力される) データ信号 D (n) のパルス期間h2のデータd2が 6 パルス期間 D だけ遅れて最終段の D フリップフロップ F 7 から出力されるデータである。従って、パルス期間h2のデータ信号 D (n-1) のデータd3とパルス期間h2のデータ信号 D (n) のデータd2とが等しいことが認識できれば、データ信号 D (n+6) のパルス期間h9のデータは 1 つ前のパルス期間h8のデータに等しいことが認識できる。その他のデータ信号についても同様に考えることができ、例えば、パルス期間h7のデータ信号 D (n-1) のデータd8とパルス期間h7のデータ信号 D (n) のデータd7とが等しいことが認識できれば、データ信号 D (n+1) のパルス期間h9のデータは 1 つ前のパルス期間h8のデータに等しいことが認識できる。

# [0041]

以上のことから、連続する 7 つのパルス期間h1乃至h7に渡ってデータ信号 D (n-1)と D (n)とが等しいことを認識できれば、データ信号 D (n+1)乃至 D (n+7)( = 0ut)の各々について、パルス期間h9のデータが 1 つ前のパルス期間h8のデータに等しいことを認識できる。

## [0042]

上記の説明では、データ信号 D (n+1) 乃至 D (n+7) (= Out) のパルス期間h9及びh8のデータについて説明したが、同様にして、データ信号 D (n+1) 乃至 D (n+7) (= Out) のパルス期間h10及びh9のデータについて考えると、連続する 7 つのパルス期間h2乃至h8に渡ってデータ信号 D (n-1) と D (n) とが等しいことを認識できれば、データ信号 D (n+1) 乃至 D (n+7) (= Out) の各々について、パルス期間h10のデータが 1 つ前のパルス期間h9のデータに等しいことを認識できる。

# [0043]

従って、回路装置 1 が、連続する 7 つのパルス期間に渡ってデータ信号 D (n-1) と D (n) とが等しい場合、 7 個の D フリップフロップ F 1 乃至 F 7 へのパルスの供給を停止しても、データ信号 D (n+1) 乃至 D (n+7) (= Out ) の同一性が保持されるので、この結果、データ信号 D (n+1) 乃至 D (n+7) (= Out ) の同一性を保持したままこの回路装置 1 の消費電力を大幅に削減することが可能となる。

#### [0044]

この消費電力の大幅な削減を実現するためには、回路装置 1 が、パルスの供給を停止する前に、連続する 7 つのパルス期間に渡ってデータ信号 D (n-1)と D (n)とが等しいか否かを認識し、等しい場合は D フリップフロップ F 1 乃至 F 7 へのパルスP9の供給を停止すると

10

20

30

40

いう動作を行う必要がある。

### [0045]

そこで、回路装置1は、このような動作を実現する制御回路3を備えている。

#### [0046]

図5は、制御回路3の状態遷移図を示す。

#### [0047]

この制御回路 3 は、データ信号 D (n-1) と D (n) とが等しいか否かを各パルス期間 h 毎に判定し、 D (n-1) = D (n) の場合は、ステップ S 2 において、カウント値ncを 1 つインクリメントし、 D (n-1) D (n) の場合は、ステップ S 1 に戻り、カウント値ncをリセットする。制御回路 3 がステップ S 1 又は S 2 の状態である場合は、 7 個の D フリップフロップ F 1 乃至 F 7 にパルスが供給される。一方、ステップ S 2 において、インクリメントされたカウント値がnc = 7 に到達した場合、nc = 7 は、連続する 7 つのパルス期間に渡ってデータ信号 D (n-1) = D (n) であることを意味するので、制御回路 3 はステップ S 2 からステップ S 3 に進み、 7 個の D フリップフロップ F 1 乃至 F 7 へのパルスの供給を停止する。ステップ S 3 において、 D (n-1) D (n) になった場合は、ステップ S 1 に戻ってカウント値nc がリセットされる。制御回路 3 をこのように動作させることによって、 7 個の D フリップ フロップ F 1 乃至 F 7 へのパルスの供給を停止しても、データ信号 D (n+1) 乃至 D (n+7) (e) の同一性を保持したまま、回路装置 1 の消費電力を大幅に削減することができる

# [0048]

以下、このような制御回路3を備えた回路装置1の回路動作について具体的に説明する。

#### [0049]

図 6 は、制御回路 3 の詳細図、図 7 は、図 1 の回路装置の動作に関連する信号のタイミングチャートを示す図である。

#### [0050]

制御回路 3 は決定回路 4 を有している。この決定回路 4 は、データ信号 D (n-1)と D (n)とが等しいか否かの判定を行い、この判定に基づいて、D フリップフロップ F 1 乃至 F 7 (本発明にいう「複数の第 2 の遅延回路」に相当する)にクロック信号 C K を供給するか否かを表す信号Skを出力するように構成されている。この決定回路 4 は判定部 4 a を有している。この判定部 4 a には、D フリップフロップ F 0 (本発明にいう「第 1 の遅延回路」に相当する)に入力されるデータ信号 D (n-1)と、D フリップフロップ F 0 が出力したデータ信号 D (n)とが入力される。この判定部 4 a は、データ信号 D (n-1)と D (n)とが等しいか否かの判定を行う。判定部 4 a は、データ信号 D (n-1)と D (n)とが等しい場合論理・1 の判定信号Sdを出力し、一方、データ信号 D (n-1)と D (n)とが異なる場合論理・0 の判定信号Sdを出力する。判定部 4 a から出力された判定信号Sdはカウンタ 4 b に入力される。

# [0051]

このカウンタ4 b は、判定信号Sdが論理 '1'(即ち、データ信号 D (n-1)と D (n)とが等しい)であれば、クロック信号 C K のパルス P に同期してカウント値ncをインクリメントし、このインクリメントされたカウント値ncを表すカウント信号Scを出力する。一方、判定信号Sc が論理 '0'であれば(即ち、データ信号 D (n-1)と D (n)とが異なる)、クロック信号 C K のパルス P に同期してカウント値nc をリセットし、リセット値(n=0)を表すカウント信号Sc を出力する。カウンタ 4 b から出力されたカウント信号Sc は比較器 4 c に入力される。

#### [0052]

比較器 4 c には、カウンタ 4 b が出力したカウント信号Scの他に、比較信号Sref が入力される。この比較信号Sref は、カウント値ncと比較される比較値nr = 6 を表す。比較器 4 c は、カウント値ncが比較値nr = 6 以下 (nc nr) である場合、論理 ' 0 'の結果信号Soを出力し、カウント値ncが比較値nr = 6 より大きい (nc > nr) 場合、論理 ' 1 'の結果信号Soを出力する。

20

10

30

40

## [0053]

また、決定回路 4 は、遅延部 4 d を有している。この遅延部 4 d は、比較器 4 c から出力された結果信号Soを半パルス期間だけ遅延させる。遅延部 4 d は、この半パルス期間だけ遅延した結果信号Soを、クロックドライバ 5 の動作を制御するための制御信号Skとして出力する。

## [0054]

クロックドライバ 5 は、制御信号Skが論理 '0'(即ち、nc nr)の場合、クロック信号 C K のパルスを内部クロック信号 C K i のパルスとして D フリップフロップ F 1 乃至 F 7 に供給するが、結果信号Soが論理 '1'(即ち、nc>nr)の場合、クロック信号 C K のパルスの D フリップフロップ F 1 乃至 F 7 への供給を停止する。

#### [0055]

以下、このような制御回路3が備えられた回路装置1の回路動作について、図1、図6及び図7を参照しながら詳細に説明する。

## [0056]

先ず、データ信号 D (n-1)のデータd1が D フリップフロップ F 0 のデータ入力端 D に入力される。このデータ信号 D (n-1)のデータd1はクロック信号 C K のパルスP1に同期して D フリップフロップ F 0 の内部に取り込まれ、この取り込まれたデータd1が次段のフリップフロップ F 1 に出力される。D フリップフロップ F 0 がデータd1を次段のフリップフロップ F 1 に出力する一方で、この D フリップフロップ F 0 には、データ信号 D (n-1)の次のデータd2が入力される。また、この D フリップフロップ F 0 が出力したデータd1及びこの D フリップフロップ F 0 に入力される次のデータd2は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h1(図 7 参照)に、データ信号 D (n-1)のデータd2とデータ信号 D (n)のデータd1とが入力される。判定部 4 a はデータd2と付とが等しいか否かを判断する。データd2及びd1は、いずれも D 1 = (0,1)であるので、データd2はデータd1に等しい。従って、判定部 4 a は、パルス期間h1に、D (n-1) = D (n)を表す論理 '1'の判定信号 S dをカウンタ 4 b に出力する。尚、パルス期間h1において、カウンタ 4 b のカウント値ncは n = 0 であり、制御信号Skは論理 '0'であるとする。従って、クロックドライバ 5 は、クロック信号 C K のパルスを内部クロック信号 C K i のパルスとして各 D フリップフロップ F 1 乃至 F 7 に供給していることに注意されたい。

# [0057]

回路装置1にパルスP1が供給された場合、回路装置1は上記のような回路動作を行う。

#### [0058]

次に、回路装置1にクロック信号CKのパルスP2が入力された場合を考える。

#### [0059]

このパルスP2は、DフリップフロップFO及びクロックドライバ5に入力される。パルスP2の立上リエッジの時刻t2において、クロックドライバ5には、論理'O'の制御信号Skが入力されているため、クロックドライバ5は、パルスP2を、内部クロック信号CKiのパルスP2としてDフリップフロップF1乃至F7に供給する。従って、DフリップフロップF1乃至F7にもパルスP2が供給される。DフリップフロップF0はパルスP2の立上リエッジに同期して、データ信号D(n-1)のデータd2を取り込み、この取り込んだデータd2を出力する。また、次段のDフリップフロップF1は、パルスP2の立上リエッジに同期して、前段のDフリップフロップF1が出力したデータ信号D(n)のデータd1を取り込み、この取り込んだデータd1を出力する。その他のDフリップフロップF2乃至F7の各々も、パルスP2の立上リエッジに同期して、前段のDフリップフロップが出力したデータを取り込み、この取り込んだデータを出力する。

# [0060]

また、パルスP2は決定回路 4 のカウンタ 4 b にも入力される。カウンタ 4 b は、パルスP2 の立上リエッジに同期して、カウンタ 4 b に入力されている判定信号Sdが論理 ' 0 'であるか論理 ' 1 'であるかに応じて、カウント値ncをリセット又はインクリメントする。パルスP2の立上リエッジの時刻t2において、判定信号 S dは論理 ' 1 'である(即ち、d2 = d

10

20

30

40

1)ため、カウンタ 4 b は、パルスP2の立上りエッジに同期して、カウント値ncをnc = 1 にインクリメントする。カウント値nc = 1 は、パルス期間h1において D (n-1) と D (n) とが 等しい(即ち、データ信号 D (n+7) において、パルス期間h9のデータがパルス期間h8のデータに等しい)ことを意味する。カウンタ 4 b は、このカウント値nc = 1 を表すカウント信号Scを比較器 4 c に出力する。

## [0061]

カウント値ncがnc = 1 であるため、nc < nrである。従って、比較器 4 c は、パルス期間h2 に、カウント値ncが比較値nr = 6 以下である旨を表す論理' 0 'の結果信号Soを遅延部 4 d に出力する。

## [0062]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

#### [0063]

また、 D フリップフロップ F 0 がデータd2を次段のフリップフロップ F 1 に出力する一方で、この D フリップフロップ F 0 には、データ信号 D (n-1) の次のデータd3が入力される。この D フリップフロップ F 0 が出力したデータd2及びこの D フリップフロップ F 0 に入力される次のデータd3は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h2(図 7 参照)に、データ信号 D (n-1)のデータd3とデータ信号 D (n)のデータd2とが入力される。判定部 4 a は、データd3がd2に等しいか否かを判定する。データd3及びd2は、いずれも D 1 = (0,1)であるので、データd3はデータd2に等しい。従って、判定部 4 a は、パルス期間h2に、 D (n-1) = D (n)を表す論理'1'の判定信号Sdをカウンタ 4 b に出力する。

#### [0064]

回路装置1にパルスP2が供給された場合、回路装置1は上記のような回路動作を行う。

#### [0065]

次に、回路装置1にクロック信号CKのパルスP3が入力された場合を考える。

#### [0066]

このパルスP3は、DフリップフロップFO及びクロックドライバ5に入力される。パルスP3の立上リエッジの時刻t3において、クロックドライバ5には、論理'O'の制御信号Skが入力されているため、クロックドライバ5は、パルスP3を、内部クロック信号CKiのパルスP3としてDフリップフロップF1乃至F7に供給する。従って、DフリップフロップF0だけでなく、DフリップフロップF1乃至F7にもパルスP3が供給される。DフリップフロップF0は、パルスP3に同期して、データ信号D(n-1)のデータd3を取り込み、この取り込んだデータd3を次段のフリップフロップF1に出力する。その他のDフリップフロップF1乃至F7の各々も、パルスP3の立上りエッジに同期して、前段のDフリップフロップが出力したデータを取り込み、この取り込んだデータを出力する。

# [0067]

また、パルスP3は決定回路 4 のカウンタ 4 b にも入力される。カウンタ 4 b は、パルスP3 の立上リエッジに同期して、カウンタ 4 b に入力されている判定信号Sdが論理 ' 0 ' であるか論理 ' 1 'であるかに応じて、カウント値ncをリセット又はインクリメントする。パルスP3の立上リエッジの時刻 t3において、判定信号 S d は論理 ' 1 'である(即ち、d3 = d 2 )ため、カウンタ 4 b は、パルスP3の立上リエッジに同期して、カウント値ncを n = 2 にインクリメントする。カウント値nc = 2 は、連続する 2 つのパルス期間h1及びh2において D (n-1) と D (n) とが等しい(即ち、データ信号 D (n+6) 及び D (n+7) において、パルス期間h9のデータがパルス期間h8のデータに等しい)ことを意味する。カウンタ 4 b は、このカウント値nc = 2 を表すカウント信号Scを比較器 4 c に出力する。

#### [0068]

カウント値ncがnc = 2 であるため、nc < nrである。従って、比較器 4 c は、パルス期間h2に、カウント値ncが比較値nr = 6 以下である旨を表す論理' 0 'の結果信号Soを遅延部 4 d に出力する。

10

20

30

40

20

30

40

50

#### [0069]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した 結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

### [0070]

また、 D フリップフロップ F 0 がパルスP3に同期してデータd3を次段のフリップフロップ F 1 に出力する一方で、この D フリップフロップ F 0 には、データ信号 D (n-1)の次のデータd4が入力される。また、この D フリップフロップ F 0 が出力したデータd3及びこの D フリップフロップ F 0 に入力される次のデータd4は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h3(図 7 参照)に、データ信号 D (n-1)のデータd4とデータ信号 D (n)のデータd3とが入力される。判定部 4 a は、データd4がd3に等しいか否かを判定する。データd4及びd3は、いずれも D 1 = (0,1)であるので、データd4はデータd3に等しい。従って、判定部 4 a は、パルス期間h3に、 D (n-1) = D (n)を表す論理 '1'の判定信号Sdをカウンタ 4 b に出力する。

## [0071]

これまでは、回路装置 1 にクロック信号 C K のパルスP1乃至P3が供給された場合の回路動作について説明したが、回路装置 1 にクロック信号 C K のパルスP4乃至P7が入力された場合も、同様に動作する。従って、カウンタ 4 b は、パルスP4に同期してカウント値ncを n = 3 にインクリメントし、パルスP5、P6及びP7に同期して、それぞれカウント値ncをnc = 4、5 及び 6 にインクリメントする。尚、カウント値ncがnr = 6 にインクリメントされたということは、連続する 6 つのパルス期間h1及びh6において D (n-1)と D (n)とが等しい(即ち、データ信号 D (n+2)乃至 D (n+7)において、パルス期間h9のデータがパルス期間h8のデータに等しい)ことを意味する。

#### [0072]

次に、回路装置1にクロック信号CKのパルスP8が入力された場合を考える。

#### [0073]

このパルスP8は、DフリップフロップFO及びクロックドライバ5に入力される。パルスP8の立上リエッジの時刻t8において、クロックドライバ5には、論理'O'の制御信号Skが入力されているため、クロックドライバ5は、パルスP8を、内部クロック信号CKiのパルスP8としてDフリップフロップF1乃至F7に供給する。従って、DフリップフロップF0だけでなく、DフリップフロップF1乃至F7にもパルスP8が供給される。DフリップフロップF0は、パルスP8に同期して、データ信号D(n-1)のデータd8を取り込み、この取り込んだデータd8を次段のフリップフロップF1に出力する。その他のDフリップフロップF1乃至F7の各々も、パルスP8の立上りエッジに同期して、前段のDフリップフロップが出力したデータを取り込み、この取り込んだデータを出力する。

### [0074]

また、パルスP8は決定回路 4 のカウンタ 4 b にも入力される。カウンタ 4 b は、パルスP8 の立上リエッジに同期して、カウンタ 4 b に入力されている判定信号Sdが論理 ' 0 ' であるか論理 ' 1 ' であるかに応じて、カウント値ncをリセット又はインクリメントする。パルスP8の立上リエッジの時刻 t8において、判定信号 S d は論理 ' 1 ' である(即ち、d8 = d 7 ) ため、カウンタ 4 b は、パルスP8の立上リエッジに同期して、カウント値ncをnc = 7 にインクリメントする。カウント値nc = 7 は、連続する 7 つのパルス期間h1乃至h7において D (n-1) と D (n) とが等しい(即ち、データ信号 D (n+1) 乃至 D (n+7) において、パルス期間h9のデータがパルス期間h8のデータに等しい)ことを意味する。カウンタ 4 b は、このカウント値nc = 7 を表すカウント信号Scを比較器 4 c に出力する。

#### [0075]

カウント値ncがnc = 7 であるため、nc > nrである。従って、比較器 4 c は、パルス期間h8 に、カウント値ncが比較値nr = 6 よりも大きい旨を表す論理 ' 1 'の結果信号Soを遅延部 4 d に出力する。

# [0076]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した

20

30

40

50

結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

[0077]

また、DフリップフロップF 0 がパルスP8に同期してデータd8を次段のフリップフロップF 1 に出力する一方で、このDフリップフロップF 0 には、データ信号 D (n-1) の次のデータd9が入力される。また、このDフリップフロップF 0 が出力したデータd8及びこのDフリップフロップF 0 に入力される次のデータd9は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h8(図 7 参照)に、データ信号 D (n-1) のデータd9とデータ信号 D (n) のデータd8とが入力される。判定部 4 a は、データd9がd8に等しいか否かを判定する。データd9及びd8は、いずれもD 1 = (0,1) であるので、データd9はデータd8に等しい。従って、判定部 4 a は、パルス期間h8に、D (n-1) = D (n) を表す論理 (1,1) の判定信号Sdをカウンタ 4 b に出力する。

[0078]

回路装置1にパルスP8が供給された場合、回路装置1は上記のような回路動作を行う。

[0079]

次に、回路装置1にクロック信号CKのパルスP9が入力された場合を考える。

[0800]

このパルスP9は、 D フリップフロップ F O 及びクロックドライバ 5 に入力される。ここで パルスP9の立上りエッジの時刻t9において、クロックドライバ 5 には、論理' 1 'の制 御信号Skが入力されていることに注意されたい。論理' 1 'の制御信号Skは、パルスの供 給を停止することを意味するので、クロックドライバ5はDフリップフロップF1乃至F 7 へのパルスP9の供給を停止する。即ち、DフリップフロップF0にはパルスP9が供給さ れるが、 D フリップフロップ F 1 乃至 F 7 の各々にはパルスP9は供給されない。従って、 DフリップフロップF0は、パルスP9に同期して、データ信号D(n-1)のデータd9を取り 込み、この取り込んだデータd9を次段のフリップフロップF1に出力するが、Dフリップ フロップF1乃至F7は、パルス期間h8に出力していたデータをそのままパルス期間h9に おいても出力する。例えば、データ信号 D(n+1)を出力する Dフリップフロップ F1は、 パルス期間h8のデータd7をパルス期間h9においても出力する。また、データ信号 D (n+2) を出力するDフリップフロップF2は、パルス期間h8のデータd6をパルス期間h9において も出力する。その他のDフリップフロップF3乃至F7も同様に考えることができ、例え ば、データ信号 D (n+7) ( = Out ) を出力する最終段の D フリップフロップ F 7 は、パルス 期間h8のデータd1をパルス期間h9においても出力する。つまり、DフリップフロップF1 乃至 F 7 が出力するデータ信号 D (n+1) 乃至 D (n+7) の各々は、パルスP9の供給が停止され ることによって、パルス期間h9に、パルス期間h8と同一のデータを出力している。ここで 、図 7 に示すデータ信号 D (n+1)乃至 D (n+7)を、パルスP9が供給された場合のデータ信号 D(n+1)乃至D(n+7)と比較してみる。パルスP9が供給された場合のデータ信号D(n+1)乃 至 D (n+7)は、図 4 に示されている。図 4 と図 7 とを比較すると、パルスP9が供給されて いるか否かに関わらず、データ信号 D (n+1) 乃至 D (n+7) のパルス期間 t 9のデータは D 1 = (0,1)であり、データの同一性が保持されていることがわかる。従って、データの同 一性を保持したままパルスP9の供給を停止でき、回路装置1の消費電力の削減が図られる ことがわかる。

[ 0 0 8 1 ]

上記のようにパルスP9はDフリップフロップF1乃至F7には供給されないが、その一方で、パルスP9は決定回路4のカウンタ4bに供給される。カウンタ4bのカウント値ncは、パルスP9が供給された時点では、nc=7に到達している。カウンタ4bはnc=7に到達している場合、判定信号Sdが論理'0'であるか論理'1'であるかに応じて、カウント値nc=7をリセット又は保持する。パルスP9の立上リエッジの時刻t9において、判定信号Sdは論理'1'(即ち、d9=d8)であるため、カウンタ4bは、カウント値nc=7をそのまま保持する。パルス期間h9のカウント値がnc=7であるということは、連続する7つのパルス期間h2及びh8においてD(n-1)とD(n)とが等しい(即ち、データ信号D(n+1)乃至D(n+7)において、パルス期間h10のデータがパルス期間h9のデータに等しい)ことを意

味する。カウンタ4 b は、このカウント値nc = 7 を表すカウント信号Scを比較器4 c に出力する。

## [0082]

カウント値ncがnc = 7 であるため、nc > nrである。従って、比較器 4 c は、パルス期間h9 に、カウント値ncが比較値nr = 6 よりも大きい旨を表す論理 ' 1 'の結果信号Soを遅延部 4 d に出力する。

### [0083]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した 結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

#### [0.084]

また、DフリップフロップF 0 はパルスP9に同期してデータd9を次段のフリップフロップF 1 に出力する一方で、このDフリップフロップF 0 には、データ信号 D (n-1) の次のデータd10が入力される。また、このDフリップフロップF 0 が出力したデータd9及びこのDフリップフロップF 0 に入力される次のデータd10は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h9(図 7 参照)に、データ信号 D (n-1)のデータd10とデータ信号 D (n)のデータd9とが入力される。判定部 4 a は、データd10がd9に等しいか否かを判定する。データd10及びd9は、いずれもD 1 = (0,1)であるので、データd10はデータd9に等しい。従って、判定部 4 a は、パルス期間h9に、D (n-1) = D (n) を表す論理 (1,0) の判定信号 S dをカウンタ 4 b に出力する。

#### [0085]

回路装置1にパルスP9が供給された場合、回路装置1は上記のような回路動作を行う。

#### [0086]

次に、回路装置1にクロック信号CKのパルスP10が入力された場合を考える。

#### [0087]

このパルスP10は、DフリップフロップF0及びクロックドライバ5に入力される。ここ で、パルスP10の立上りエッジの時刻t10において、クロックドライバ5には、論理'1' の制御信号Skが入力されていることに注意されたい。論理' 1 'の制御信号Skは、パルス の供給を停止することを意味するので、クロックドライバ5はDフリップフロップF1乃 至F7へのパルスP10の供給を停止する。即ち、DフリップフロップF0にはパルスP10が 供給されるが、 D フリップフロップ F 1 乃至 F 7 の各々にはパルスP10は供給されない。 従って、DフリップフロップFOは、パルスP10に同期して、データ信号D(n-1)のデータ d10を取り込み、この取り込んだデータd10を次段のフリップフロップ F 1 に出力するが、 DフリップフロップF1乃至F7は、パルス期間h9に出力していたデータをそのままパル ス期間h10においても出力する。例えば、データ信号 D (n+1)を出力する D フリップフロッ プF1は、パルス期間h9のデータd7をパルス期間h10においても出力する。また、データ 信号 D (n+2) を出力する D フリップフロップ F 2 は、パルス期間h9のデータd6をパルス期 間h10においても出力する。その他のDフリップフロップF3乃至F7も同様に考えるこ とができ、例えば、データ信号 D (n+7) (= Out) を出力する最終段の D フリップフロップ F 7 は、パルス期間h9のデータd1をパルス期間h10おいても出力する。つまり、Dフリッ プフロップF1乃至F7が出力するデータ信号 D (n+1)乃至 D (n+7)の各々は、パルスP10 の供給が停止されることによって、パルス期間h10に、パルス期間h9と同一のデータを出 力している。ここで、再度、図7と図4とを比較すると、パルスP10が供給されているか 否かに関わらず、データ信号 D (n+1)乃至 D (n+7)のパルス期間t10のデータは D 1 = ( 0 ,1)であり、データの同一性が保持されていることがわかる。従って、データの同一性 を保持したままパルスP10の供給を停止でき、回路装置1の消費電力の削減が図られるこ とがわかる。

#### [0088]

上記のようにパルスP10はDフリップフロップF1乃至F7には供給されないが、その一方で、パルスP10は決定回路4のカウンタ4bに供給される。カウンタ4bのカウント値ncは、パルスP10が供給された時点では、nc=7に到達している。カウンタ4bはnc=7に

10

20

30

40

20

30

40

50

到達している場合、判定信号Sdが論理 ' 0 ' であるか論理 ' 1 ' であるかに応じて、カウント値nc = 7 をリセット又は保持する。パルスP10の立上リエッジの時刻t10において、判定信号 S dは論理 ' 1 ' (即ち、d10 = d9) であるため、カウンタ 4 b は、カウント値nc = 7 をそのまま保持する。パルス期間h10のカウント値がnc = 7 であるということは、連続する 7 つのパルス期間h3及びh9において D (n-1)と D (n)とが等しい (即ち、データ信号 D (n+1)乃至 D (n+7)において、パルス期間h11のデータがパルス期間h10のデータに等しい)ことを意味する。カウンタ 4 b は、このカウント値nc = 7 を表すカウント信号Scを比較器 4 c に出力する。

# [0089]

カウント値ncがnc = 7 であるため、nc > nrである。従って、比較器 4 c は、パルス期間h1 0に、カウント値ncが比較値nr = 6 よりも大きい旨を表す論理 ' 1 'の結果信号Soを遅延 部 4 d に出力する。

#### [0090]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

#### [0091]

また、DフリップフロップF 0 がパルスP10に同期してデータd10を次段のフリップフロップF 1 に出力する一方で、このDフリップフロップF 0 には、データ信号 D (n-1) の次のデータd11が入力される。このDフリップフロップF 0 が出力したデータd10及びこのDフリップフロップF 0 に入力される次のデータd11は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h10(図 7 参照)に、データ信号 D (n-1) のデータd11とデータ信号 D (n) のデータd10とが入力される。判定部 4 a は、データd11がd10に等しいか否かを判定する。データd11はD 2 = (1 , 1)、データd10はD 1 = (0 , 1)であるため、データd11はデータd10とは異なる。従って、判定部 4 a は、パルス期間h10に、D (n-1) D (n) を表す論理'0'の判定信号 S dをカウンタ 4 b に出力する。

#### [0092]

回路装置 1 にパルスP10が供給された場合、回路装置 1 は上記のような回路動作が行われる。

## [0093]

次に、回路装置1にクロック信号CKのパルスP11が入力された場合を考える。

#### [0094]

このパルスP11は、 D フリップフロップ F O 及びクロックドライバ 5 に入力される。ここ で、パルスP11の立上りエッジの時刻t11において、クロックドライバ5には、論理' 1 ' の制御信号Skが入力されていることに注意されたい。論理' 1 'の制御信号Skは、パルス の供給を停止することを意味するので、クロックドライバ5はDフリップフロップF1乃 至 F 7 へのパルスP11の供給を停止する。即ち、 D フリップフロップ F 0 にはパルスP11が 供給されるが、DフリップフロップF1乃至F7の各々にはパルスP11は供給されない。 従って、DフリップフロップF0は、パルスP11に同期して、データ信号D(n-1)のデータ d11を取り込み、この取り込んだデータd10を次段のフリップフロップ F1 に出力するが、 Dフリップフロップ F 1 乃至 F 7 は、パルス期間h10に出力していたデータをそのままパ ルス期間h11においても出力する。例えば、データ信号 D (n+1)を出力する D フリップフロ ップF1は、パルス期間h10のデータd7をパルス期間h11においても出力する。また、デー 夕信号 D (n+2)を出力する D フリップフロップ F 2 は、パルス期間h10のデータd6をパルス 期間h11においても出力する。その他のDフリップフロップF3乃至F7も同様に考える ことができ、例えば、データ信号 D (n+7) (= Out) を出力する最終段の D フリップフロッ プF7は、パルス期間h10のデータd1をパルス期間h11においても出力する。つまり、Dフ リップフロップF1乃至F7が出力するデータ信号D(n+1)乃至D(n+7)の各々は、パルス P11の供給が停止されることによって、パルス期間h11に、パルス期間h10と同一のデータ を出力している。ここで、再度、図7と図4とを比較すると、パルスP11が供給されてい るか否かに関わらず、データ信号 D (n+1) 乃至 D (n+7) のパルス期間t11のデータは D 1 =

20

30

40

(0,1)であり、データの同一性が保持されていることがわかる。従って、データの同一性を保持したままパルスP11の供給を停止でき、回路装置1の消費電力の削減が図られることがわかる。

### [0095]

上記のようにパルスP11はDフリップフロップF1乃至F7には供給されないが、その一方で、決定回路4のカウンタ4bには供給される。カウンタ4bのカウント値ncは、パルスP11が供給された時点では、nc=7に到達している。カウンタ4bはnc=7に到達している場合、判定信号Sdが論理'0'であるか論理'1'であるかに応じて、カウント値nc=7をリセット又は保持する。パルスP11の立上リエッジの時刻t11において、判定信号Sdは論理'0'であり、これは、データ信号D(n+1)において、次のパルス期間h12に出力されるべきデータがパルス期間h11に出力されているデータとは異なることを意味する。従って、もし、DフリップフロップF1への次のパルスP12の供給を停止すると仮定すると、DフリップフロップF1はパルス期間h11に出力されたデータを次のパルス期間h12に出力してしまい、本来出力すべきデータと異なるデータがパルス期間h12に出力されてしまう。そこで、カウンタ4bは判定信号Sdが論理'0'である場合はカウント値をリセットする。カウンタ4bは、このリセットされたカウント値nc=0を表すカウント信号Scを比較器4cに出力する。

#### [0096]

カウント値ncがnc=0であるため、nc<nrである。従って、比較器4cは、パルス期間h11に、カウント値ncが比較値nr=6以下である旨を表す論理'0'の結果信号Soを遅延部4dに出力する。

#### [0097]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

#### [0098]

また、DフリップフロップF 0 がパルスP11に同期してデータd11を次段のフリップフロップF 1 に出力する一方で、このDフリップフロップF 0 には、データ信号 D (n-1) の次のデータd12が入力される。このDフリップフロップF 0 が出力したデータd11及びこのDフリップフロップF 0 に入力される次のデータd12は、決定回路 4 の判定部 4 a にも入力される。従って、判定部 4 a には、パルス期間h11(図 7 参照)に、データ信号 D (n-1) のデータd12とデータ信号 D (n) のデータd11とが入力される。判定部 4 a は、データd12がd11に等しいか否かを判定する。データd12及びd11はD 2 = (1 ,1)であるため、データd12はデータd11に等しい。従って、判定部 4 a は、パルス期間h11に、D (n-1) = D (n) を表す論理 '1'の判定信号Sdをカウンタ 4 b に出力する。

# [0099]

回路装置1にパルスP11が供給された場合、回路装置1は上記のような回路動作を行う。

#### [0100]

次に、回路装置1にクロック信号CKのパルスP12が入力された場合を考える。

# [0101]

このパルスP12は、DフリップフロップF 0 及びクロックドライバ 5 に入力される。パルスP12の立上リエッジの時刻 t 12において、クロックドライバ 5 には、論理 '0'の制御信号Skが入力されているため、クロックドライバ 5 は、パルスP12を、内部クロック信号 C KiのパルスP12としてDフリップフロップF 1 乃至F 7 に供給する。従って、DフリップフロップF 0 だけでなく、DフリップフロップF 1 乃至F 7 にもパルスP12が供給される。DフリップフロップF 0 は、パルスP12に同期して、データ信号 D (n-1)のデータd12を取り込み、この取り込んだデータd12を次段のフリップフロップF 1 に出力する。その他のDフリップフロップF 1 乃至F 7 の各々も、パルスP12の立上リエッジに同期して、前段のDフリップフロップが出力したデータを取り込み、この取り込んだデータを出力する。

# [0102]

また、パルスP12は決定回路 4 のカウンタ 4 b にも入力される。カウンタ 4 b は、パルスP 12の立上りエッジに同期して、カウンタ 4 b に入力されている判定信号Sd が論理 ' 0 ' であるか論理 ' 1 'であるかに応じて、カウント値ncをリセット又はインクリメントする。パルスP12の立上りエッジの時刻 t 12において、カウンタ 4 b に入力されている判定信号Sd は論理 ' 1 'である(即ち、d12 = d11)ため、カウンタ 4 b は、パルスP12の立上りエッジに同期して、カウント値ncをnc = 1 にインクリメントする。このカウント値nc = 1 を表すカウント信号Scを比較器 4 c に出力する。

## [0103]

カウント値ncはnc = 1 であるため、nc < nrである。従って、比較器 4 c は、パルス期間h1 2に、カウント値ncが比較値nr = 6 以下である旨を表す論理' 0 'の結果信号Soを遅延部 4 d に出力する。

10

## [0104]

遅延部4dは、結果信号Soを半パルス期間だけ遅延させ、この半パルス期間だけ遅延した 結果信号Soを、制御信号Skとしてクロックドライバ5に出力する。

#### [0105]

以下、同様にして、回路装置1は、判定部4aに入力された2つのデータが等しいか否かに応じて、カウンタ4bがカウント値ncをインクリメント又はリセットし、カウント値ncがnc=7に到達したら、次のパルスの供給を停止する動作を繰り返す。

#### [0106]

以上のようにして構成された回路装置1によれば、データ信号Outの同一性を保持したままパルスの供給を停止することができ、回路装置1の消費電力の削減が図られる。

20

#### [0107]

また、制御回路 3 は、 D フリップフロップ F 1 乃至 F 7 にクロック信号 C K のパルス P を入力するか否かの制御を、最前段の D フリップフロップ F 0 が出力するデータ信号 D (n) と最前段の D フリップフロップ F 0 に入力されるデータ信号 D (n-1) とに基づいて行っている。従って、 D フリップフロップ F 1 乃至 F 7 にクロック信号 C K のパルス P を入力するか否かの制御をするための専用の信号は不要となり、 回路装置 1 の構成を簡略化することができる。

## [0108]

尚、制御回路3は、図6に示すように、遅延部4dを比較器4cの後段に備えているが、この遅延部4dは、例えばカウンタ4bと比較器4cとの間に備えてもよい。

30

# [0109]

図8は、本発明の第2実施形態の回路装置100を示す概略構成図である。

#### [0110]

図8の回路装置100の説明に当たっては、図1の回路装置1との相違点について主に説明する。

# [0111]

図8の回路装置100と図1の回路装置1との相違点は、図8の回路装置100が、前段のDフリップフロップと後段のDフリップフロップとの間に、論理回路Logicを備えている点のみである。このように、回路装置100がDフリップフロップの間に論理回路Logicを備えても、データ信号D(n)とD(n-1)とが等しいか否かの判定に基づいて、第1実施形態の回路装置1と同様に、DフリップフロップF1乃至F7へのパルスPの供給又は供給停止を制御することができる。従って、データ信号Outの同一性を保持したままパルスの供給を停止することができ、回路装置100の消費電力の削減が図られる。

40

#### [0112]

また、回路装置100の制御回路3も、図1の回路装置100の制御回路3と同様に、DフリップフロップF1乃至F7にクロック信号CKのパルスPを入力するか否かの制御をするための専用の信号は不要であるため、回路装置100の構成を簡略化することができる。

# [0113]

#### 【発明の効果】

以上説明したように、本発明の回路装置によれば、専用の信号を用いずに消費電力を低減できる。


#### 【図面の簡単な説明】

- 【図1】 本発明の第1実施形態の回路装置を示すブロック図である。
- 【図2】 制御回路3を備えていない回路装置100の回路図を示す。
- 【図3】 図2に示す制御回路3を備えていない回路装置100のタイミングチャートを示す。
- 【図4】 図3に示すタイミングチャートのパルスP1からパルスP12までの一部拡大図である。
- 【図5】 制御回路3の状態遷移図を示す。
- 【図6】 制御回路3の詳細図を示す。
- 【図7】 図1の回路装置の動作に関連する信号のタイミングチャートを示す図である。
- 【図8】 本発明の第2実施形態の回路装置100を示す概略構成図である。


## 【符号の説明】

- 1 回路装置
- 2 シフトレジスタ
- 3 制御回路


# 【図1】




【図2】




## 【図3】




## 【図4】




【図5】




【図6】



# 【図7】



【図8】



# フロントページの続き

(72)発明者 根岸 伸次

東京都港区港南2丁目13番37号 フィリップスビル 日本フィリップス株式会社内

(72)発明者 岸田 雅也

東京都港区港南2丁目13番37号 フィリップスビル 日本フィリップス株式会社内

審査官 石田 勝

(56)参考文献 特開平11-340795(JP,A)

特開2000-13195(JP,A)

(58)調査した分野(Int.CI., DB名)

H03K 5/19

G06F 1/04

H04L 7/00