## (12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2004-54168 (P2004-54168A)

(43) 公開日 平成16年2月19日 (2004.2.19)

(51) Int.C1. <sup>7</sup>	F I			テーマコード (参考)	
GO9F 9/00	GO9F	9/00 3	348Z	3 K O O 7	
GO9F 9/30	GO9F	9/30 3	338	5CO94	
GO9F 9/35	GO9F	9/30 3	365Z	5 F O 4 8	
HO1L 21/20	GO9F	9/35		5 F O 5 2	
HO1L 21/336	HO1L	21/20		5F110	
	審査請求 未	請求請求項	iの数 12 OL	(全 29 頁) 最終頁に	続く
(21) 出願番号 (22) 出願日	特願2002-215021 (P2002-215021) 平成14年7月24日 (2002.7.24)	<ul> <li>(71)出願人</li> <li>(74)代理人</li> <li>(72)発明者</li> <li>(72)発明者</li> <li>(72)発明者</li> </ul>	000005108 林東10093500 弁波京林口京株 京村 10093506 小陸分社也京株 京林 武健都式 都式健都式 分社也 寺日 寺日 寺日 寺日 市立	作所 神田駿河台四丁目6番4 洋二 東恋ケ窪一丁目280番 製作所中央研究所内 東恋ケ窪一丁目280番 製作所中央研究所内 東恋ケ窪一丁目280番 製作所中央研究所内	也 昏 昏 昏
				最終頁に続く	<u>۲</u>

(54) 【発明の名称】 画像表示装置

(57)【要約】

【課題】マトリクス状に配置された画素部を駆動するための駆動回路に高速の移動度で動作する高性能の薄膜ト ランジスタ等のアクティブ素子を持つ駆動回路を有する アクティブ・マトリクス基板を備えた画像表示装置を得 る。

【解決手段】アクティブ・マトリクス基板SUB1の画 素領域PARの周辺に有する駆動回路DDRを構成する 回路部分に形成した略帯状結晶シリコン膜の不連続改質 領域(仮想タイル)TLに、チャネル方向が略帯状結晶 シリコン膜の結晶成長方向となるように作り込んだ薄膜 トランジスタ等のアクティブ素子を有する駆動回路を配 置した。

【選択図】 図2

図2



【特許請求の範囲】

【請求項1】

多数の画素をマトリクス状に形成した画素領域と、前記画素領域の外側で前記画素に配線 を介して駆動信号を供給する駆動回路領域とを有するアクティブ・マトリクス基板を備え た画像表示装置であって、

前記駆動回路領域には、外部入力する表示信号を前記画素領域に供給する駆動信号として 順次処理するための機能が異なる複数段の回路部を有し、

前記複数段の回路部の1段以上には、略一方向に沿って連続した粒界をもつ略帯状結晶シ リコン膜の不連続改質領域の前記粒界方向にキャリア移動方向を持つ如く形成したアクテ ィブ素子を有することを特徴とする画像表示装置。

【請求項2】

10

30

前記駆動回路領域を構成する同一機能を有する各段の回路部は、前記アクティブ・マトリ クス基板の周辺の一辺に沿って所定の間隔で配列されていることを特徴とする請求項1に 記載の画像表示装置。

【 請 求 項 3 】

前記駆動回路領域を構成する同一機能を有する各段の回路部は、前記アクティブ・マトリ クス基板の周辺の対向する二辺に沿って所定の間隔で配列されていることを特徴とする請 求項1に記載の画像表示装置。

【請求項4】

前記不連続改質領域にアクティブ素子を形成した回路部は前記駆動回路領域の最終出力段 20 であり、前記最終出力段の出力を前記画素領域の対応する画素に接続する配線の間隔が前 記画素領域側で大であることを特徴とする請求項2または3に記載の画像表示装置。

【請求項5】

前記不連続改質領域にアクティブ素子を形成した回路部は、前記アクティブ・マトリクス 基板の一辺に平行な2列以上で、かつ所定の間隔で配列されていることを特徴とする請求 項2乃至4の何れかに記載の画像表示装置。

【請求項6】

前記回路部のそれぞれを構成する個々のアクティブ素子は、前記アクティブ・マトリクス 基板の周辺の対向する二辺に沿って所定の間隔で配列されていることを特徴とする請求項 5に記載の画像表示装置。

【請求項7】

前記不連続改質領域にアクティブ素子を形成した回路部は、前記アクティブ・マトリクス 基板の一辺に平行な2列以上で、かつ互いに千鳥状に配列されていることを特徴とする請 求項2乃至4の何れかに記載の画像表示装置。

【請求項8】

前記回路部のそれぞれを構成する個々のアクティブ素子は、前記アクティブ・マトリクス 基板の一辺に平行な2列以上で、かつ互いに千鳥状に配列されていることを特徴とする請 求項7に記載の画像表示装置。

【請求項9】

前記不連続改質領域にアクティブ素子を形成した回路部は、当該回路部の回路規模に応じ 40 た異なる面積を有することを特徴とする請求項5乃至8の何れかに記載の画像表示装置。 【請求項10】

前記 アクティブ素子は薄膜トランジスタであることを特徴とする請求項1乃至9の何れか に記載の画像表示装置。

【請求項11】

前記アクティブ・マトリクス基板に所定の間隔で対向配置されたカラーフィルタ基板を有し、前記アクティブ・マトリクス基板と前記カラーフィルタ基板の間に液晶層を有することを特徴とする請求項1乃至10の何れかに記載の画像表示装置。 【請求項12】

前記アクティブ・マトリクス基板の前記画素領域を構成する画素毎に有機EL層を有する 50

(2)

ことを特徴とする請求項1乃至11の何れかに記載の画像表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本 発 明 は 、 表 示 装 置 に 係 り 、 特 に 絶 縁 基 板 上 に 形 成 さ れ た 半 導 体 膜 の 結 晶 構 造 を レー ザ 光 で改質し、改質された半導体膜で駆動回路のアクティブ素子を形成した画像表示装置に関 する。

(3)

[0002]

【従来の技術】

マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用い 10 たアクティブ・マトリクス型表示装置(またはアクティブ・マトリクス型駆動方式の画像 表示装置、あるいは単にディスプレイ装置とも称する)が広く使用されている。この種の 画像表示装置の多くは、半導体膜としてシリコン膜を用いて形成された薄膜トランジスタ (T F T )等のアクティブ素子で構成された多数の画素回路と駆動回路とを絶縁基板上に 配置することで良質の画像を表示することができる。ここでは、上記アクティブ素子とし て、その典型例である薄膜トランジスタを例として説明する。

[0003]

半 導 体 膜 と し て こ れ ま で 一 般 的 に 用 い ら れ て き た 非 晶 質 シ リ コ ン 半 導 体 膜 (ア モ ル フ ァ ス シリコン半導体膜)を用いた薄膜トランジスタでは、そのキャリア(電子またはホール) 移 動 度 に 代 表 さ れ る 薄 膜 ト ラ ン ジ ス タ の 性 能 に 限 界 が あ る た め に 、 高 速 、 高 機 能 が 要 求 さ 20 れる回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移 動度の薄膜トランジスタの実現にはアモルファスシリコン膜(以下、非晶質シリコンとも 称する)をあらかじめポリシリコン膜(以下、多結晶シリコン膜とも称する)に改質(結 晶化)し、ポリシリコン膜を用いて薄膜トランジスタを形成するのが有効である。この改 質 の た め に は エ キ シ マ レ ー ザ 光 等 の レ ー ザ 光 を 照 射 し て ア モ ル フ ァ ス シ リ コ ン 膜 を ア ニ ー ルする手法が用いられている。

[0004]

この種のレーザアニールに関する手法については例えば、T.C.Angelis et al; Effect of Excimer Laser Annealing o n the Structural and Electrical Propertie 30 Polycrystalline Silicon Thin-Film οf ransistor, J. Appl. Phy., Vol.86, pp4600 -4606,1999 あるいは H. Kuriyama et al; Later a l Grain Growthof Poly-Si Films with a S pecific Orientation by an Eximer Laser A nnealing Method, Jpn. J. Appl. Phy., Vol .32, pp6190-6195,1993 あるいは K.Suzuki et a 1; Correlation between Power Density Flu ctuation and Grain Size Distribution of Laser annealed Poly-Crystalline Silicon, 40 SPIE Conference, Vol.3618, pp310-319, 1 999 などに詳細に述べられている。

[0005]

エキシマレーザ光照射を使用するアモルファスシリコン膜の結晶化による改質方法を図3 4 で説明する。図34は最も一般的なエキシマパルスレーザ光照射を走査することによる アモルファスシリコン膜の結晶化方法の説明図であり、図34(a)は照射される半導体 層を形成した絶縁基板の構成、同(b)はレーザ光の照射で改質される状態を示す。この 絶縁基板にはガラスやセラミックスが用いられる。 [0006]

図 3 4 において、 絶縁基板 S U B 上に下地膜 (S i N 等、 図示せず ) を介して堆積したア 50

モルファスシリコン膜ASIに幅が数nm乃至数100nm程度の線状のエキシマレーザ 光ELAを照射し、矢印で示したように一方向(×方向)に沿って1乃至数パルス毎に照 射位置を移動する走査を行うことによりアモルファスシリコン膜ASIをアニールし、絶 縁基板SUB全体のアモルファスシリコン膜ASIをポリシリコン膜PSIに改質する。 この方法で改質したポリシリコン膜PSIにエッチング、配線形成、イオン打ち込み等の 種々の加工を施して、各々の画素部あるいは駆動部に薄膜トランジスタ等のアクティブ素 子を有する回路を形成する。この絶縁基板を用いて液晶表示装置や有機EL表示装置等の アクティブ・マトリクス方式の画像表示装置を製造する。

図35は図34におけるレーザ光照射部の部分平面図と薄膜トランジスタ部の構成例を説 10 明する要部平面図である。図35(a)に示したように、レーザ光照射部には0.05乃 至0.5µm程度の結晶化した多数のシリコン粒子(多結晶シリコン)PSIが面内均一 に成長する。各シリコン粒子(すなわちシリコン結晶)の粒界の殆どはそれぞれが自身で 閉じている(全方向に隣接するシリコン粒子の間に粒界が存在する)。図35(a)に で囲んだ部分を個々の薄膜トランジスタ等のアクティブ素子のための半導体膜となるトラ ンジスタ部TRAとなる。従来のシリコン膜の改質はこのような結晶化を意味している。 【0008】

上記の改質されたシリコン膜(ポリシリコン膜PSI)を利用して画素回路を形成するに は図35(b)に示すように結晶化したシリコンの一部をトランジスタ部として利用する ために、図35(a)のトランジスタ部TRAとなる部分を除く不要部をエッチングで除 去してシリコン膜の島(アイランド)を形成し、このアイランドPSI-L上にゲート絶 縁膜(図示せず)、ゲート電極GT、ソース電極SD1、ドレイン電極SD2を配置して 薄膜トランジスタを製造するのである。

【 0 0 0 9 】

【発明が解決しようとする課題】

上記の従来技術においては、絶縁基板上に改質したポリシリコン膜で薄膜トランジスタを 形成して動作性能のよい薄膜トランジスタ等のアクティプ素子を配置するものであるが、 前記したように、ポリシリコン膜の結晶を用いた例えば薄膜トランジスタのチャネルにお けるキャリア移動度(電子移動度あるいはホール移動度、以下では単に電子移動度とも称 する)には限界がある。すなわち、エキシマレーザ光の照射で結晶化したポリシリコン膜 の結晶の粒界は前記図34に示したように粒状をなす個々の結晶毎に閉じており、ソース 電極とドレイン電極の間のチャネルにおけるキャリアの更に大きな移動度を実現するには 限界がある。近年の高精細化に伴って駆動回路の回路密度も稠密となっている。このよう な駆動回路における回路密度が極めて大きい薄膜トランジスタ等のアクティプ素子には、 さらに大きなキャリア移動度が要求される。

[0010]

本発明の目的は、マトリクス状に配置された画素部を駆動するための駆動素子に高速の移動度で動作する高性能の薄膜トランジスタ回路等を有するアクティブ・マトリクス基板を 備えた画像表示装置を提供することにある。なお、本発明は、画像表示装置のための絶縁 基板に形成された半導体膜の改質に限るものではなく、他の基板例えばシリコンウエハ上 に形成された半導体膜の改質等にも同様に適用できる。

[0011]

【課題を解決するための手段】

上記の課題を解決するための手段として、本発明は 絶縁基板の全域に形成されたアモル ファスシリコン膜の全面にエキシマレーザ光を照射してポリシリコン膜に改質し、あるい はポリシリコン膜を形成した絶縁基板を作成し、この絶縁基板の画素領域の周辺に配置さ れる駆動回路領域のポリシリコン膜に固体レーザを用いたパルス変調レーザ光あるいは擬 似CWレーザ光を選択的に照射しながら所定の方向に走査して、当該走査方向に成長した 結晶が連続した粒界を持つ如く結晶サイズが大きく改質された略帯状結晶シリコン膜の不 連続改質領域を形成する。 20

50

[0012]

不連続改質領域は概して矩形状とし、この矩形状の不連続改質領域内に駆動回路部等の所要の回路部を作り込む際に、当該回路部を構成する個々の回路の薄膜トランジスタ等のア クティブ素子のチャネル方向が前記略帯状結晶シリコン膜の粒界方向に略並行となるよう にする。なお、本発明では、上記のパルス変調レーザ光あるいは擬似CWレーザ光の照射 で略帯状結晶シリコン膜の不連続改質領域を作成する手法をSELAX(Selecti vely Enlarging Laser Crystallization)と称す る。

(5)

[0013]

また、本発明による画像表示装置の製造においては、好ましくは、往復動作を用いて駆動 10 回路部のポリシリコン膜に選択的にレーザ光を照射する上記SELAX処理により、上記 略帯状結晶シリコン膜の不連続改質領域を形成する。この不連続改質領域は駆動回路領域 の全領域に形成することもできるが、当該駆動回路の回路密度等を考慮した必要な領域に 略矩形状に形成するのが推奨される。特に、略矩形状の不連続改質領域を駆動回路領域の 上記必要な領域に主として配列して形成することにより、レーザ光照射処理の効率と個々 の略帯状結晶シリコン膜の膜質を全ての不連続改質領域で均一化できる。

【0014】

本発明による略帯状結晶シリコン膜は、レーザ光の走査方向と直角方向を幅とし、上記走 査方向を長さとしたとき、例えば、幅が0.1µm乃至10µm、長さが1µm乃至10 0µm程度の単結晶の集合体である。このような略帯状結晶シリコン膜を用いることで良 好なキャリア移動度を確保できる。その値は、電子移動度としておよそ300cm<sup>2</sup> / V・s以上、望ましくは500cm<sup>2</sup> / V・s以上にもなる。

[0015]

ー方、従来のエキシマレーザを用いたシリコン膜の改質では、レーザ光照射部には0.0 5µm乃至0.5µm程度の結晶化した多数のシリコン粒子(ポリシリコン)がランダム に成長する。このようなポリシリコン膜の電子移動度としてはおよそ200cm<sup>2</sup> / V ・s以下、平均的には120cm<sup>2</sup> / V・s程度である。これは、アモルファスシリコ ン膜の電子移動度である1cm<sup>2</sup> / V・s以下に比べれば性能は向上しているが、本発 明の略帯状結晶シリコン膜からなる不連続改質領域は上記の電子移動度よりもさらに高速 の電子移動度を有する。

【0016】

本発明による画像表示装置を構成する絶縁基板の画素領域に有するシリコン膜はCVD法 あるいはスパッタ法で形成されたアモルファスシリコン膜をエキシマレーザ光の照射で改 質したポリシリコン膜であり、駆動回路領域に有するシリコン膜はポリシリコン膜に固体 レーザを用いたパルス変調レーザ光あるいは擬似CWレーザ光の照射でさらに結晶構造が 改質された略帯状結晶シリコン膜である。なお、ここで言うパルス変調とは、パルスの幅 あるいはパルスとパルスの間隔、もしくはこれら両者を変化させる変調方法を意味する。 具体的には、CW(連続発振)レーザを,電気請光学変調(Electro-Optic :EO変調)することで、このような変調パルスを得ることができる。

【0017】

本発明では絶縁基板上の駆動回路領域のポリシリコン膜に選択的にパルス変調レーザ光あるいは擬似CWレーザ光を走査しながら照射することで、選択的に照射される領域、すなわち略帯状結晶シリコン膜に改質された領域が絶縁基板面に沿って略矩形状の配列に形成される。以下、この略矩形状の領域を仮想タイルとも称する。なお、上記の仮想タイルと当該仮想タイルを構成する個々の回路部の改質領域は、その形成される個々の回路部あるいは回路に対応させてその改質部分を複数個ごとにブロック化して配列される。このような仮想タイルを採用することで、前記した効果に加えて薄膜トランジスタ等を形成する過程でエッチングで除去される半導体膜の領域にはレーザ光を照射する必要がなくなり、不要な作業を大幅に低減できる。

[0018]

50

20

30

本発明でアモルファスシリコン膜をポリシリコン膜に改質するために使用するエキシマレ ーザ、または発振波長200nm乃至1200nmの連続発振固体レーザ、あるいは同波 長範囲の固体パルスレーザであることが好ましい。連続発振レーザ光はアニール対象であ るアモルファスシリコンに対して吸収のある波長、即ち紫外波長から可視波長が望ましく 、より具体的にはArレーザ、Nd:YAGレーザ、Nd:YVO4レーザ、Nd:YL F レーザの第二高調波及び第三高調波又は第四高調波などが適用可能である。しかし、出 カの大きさ及び安定性を考慮すると、LD(レーザダイオード)励起Nd:YAGレーザ の第二高調波(波長532 nm)あるいは Nd: Y V O 4 レーザの第二高調波(波長53 2 nm)が最も望ましい。かかる波長の上、下限はシリコン膜の光吸収が効率よく生じる 範囲と経済的に入手できる安定なレーザ光源の兼ね合いから定まるものである。なお、こ のポリシリコン膜は、膜の成膜の段階で形成することもできる。例えば、cat-CVD (カタリティック ベ・パー デポジションン)法等で直に基板あるいは下地上に形成す ることができる。

**[**0019**]** 

本発明の固体レーザはシリコン膜に吸収するレーザ光を安定に供給できるとともに、ガス レーザに特有なガス交換作業や発信部の劣化等の経済負担が少ないのが特徴であり、 経済 的 に シ リ コ ン 膜 を 改 質 す る 手 段 と し て 好 ま し い 。 し か し 、 本 発 明 で は 該 レ ー ザ が 波 長 1 5 0 n m 乃至 4 0 0 n m のエキシマレーザであることを積極的に排除するものではない。 

本 発 明 で ポ リ シ リ コ ン 膜 を 略 帯 状 結 晶 シ リ コ ン 膜 に 改 質 す る た め に 使 用 す る レ ー ザ は 発 振 20 波 長 2 0 0 n m 乃 至 1 2 0 0 n m の 連 続 発 振 固 体 レー ザ 、 あ る い は パ ル ス 変 調 レー ザ 若 し く は 擬 似 C W 固 体 レ ー ザ ( 擬 似 連 続 発 振 固 体 レ ー ザ ) で あ る こ と が 好 ま し い 。 擬 似 C W レ ーザを高い周波数のパルスレーザを擬似連続発振レーザと看做し、所謂モードロック技術 を用いることで、波長がUV領域であっても、周波数100MHz以上のパルスレーザを 得ることができる。照射レーザが短パルスであっても、シリコンの凝固時間(<100n s)以内に次のパルスが照射されると、シリコン膜は固化することなく溶解時間を延長す ることができるので、擬似的CWとみなせる。また、電気光学変調(Electro‐O p t i c : E O 変調)と組み合わせることで、高効率でレーザエネルギーを吸収させ、レ ーザ光の走査方向に長さを制御した結晶シリコン膜(以下、略帯状結晶シリコン膜とも称) する)を得ることができる。 30

本発明ではレーザ光を光学的に調整し、強度の空間分布を均一化したうえでレンズ系を用 いて 集 光 して 照 射 す る の が 望 ま し い 。 本 発 明 で は レ ー ザ 光 を 断 続 的 走 査 で 照 射 す る 時 の 照 射幅は駆動回路領域に必要な領域の幅とそのピッチに占める割合の両者から経済性を勘案 して定められる。前記仮想タイル形状を形成する照射部の幅と長さは適用回路のサイズ、 集積度等を勘案して定める。本発明は、レーザ光を移動させて絶縁基板上を走査するもの に限らず、絶縁基板をX-Yステージに載置し、このX-Yステージの移動に同期してレ ーザ光の照射を断続的に行うようにしてもよい。

 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 

本 発 明 で は 、 連 続 パ ル ス レ ー ザ 光 照 射 を 5 0 m m / s 乃 至 3 0 0 0 m m / s の 速 度 で 走 査 40 するのが望ましい。この走査速度の下限は絶縁基板内の駆動回路領域を走査するのに要す る時間と経済負担の兼ね合いから定められる。なお、照射速度の上限は走査に用いる機械 設備の能力から制限されるものである。

本発明では該レーザ照射がレーザ光を光学系で収束したビームを用いて走査する。このと き、単一のレーザ光を単一のビームに収束する光学系を使用してもよい。しかし、単一の レーザ光を複数に分割して照射することにより、複数の画素部の列に同時走査で照射する ことで大形サイズの基板を短時間で処理する場合には等に好適であり、レーザ光の照射の 効 率 を 著 し く 向 上 さ せ る こ と が 可 能 と な る 。 ま た 、 本 発 明 で は 該 レ ー ザ 光 照 射 が 複 数 の レ ーザ発振機を並列動作させてもよく、この方法の採用も大形サイズの基板を短時間で処理

する場合には特に好ましい。

【0024】

さらに本発明では、略帯状結晶に改質されたシリコン膜で形成されるアクティブ素子回路 が一般的なトップゲート型薄膜トランジスタ回路に限定されることなく、ボトムゲート型 薄膜トランジスタ回路とすることも可能である。NチャンネルMISもしくはPチャンネ ルMISのみの単チャンネル回路を必要とする場合には製造工程の簡略化からボトムゲー ト型がむしろ好ましい場合もある。このような場合には、ゲート配線上に絶縁膜を介した シリコン膜をレーザ照射で略帯状結晶シリコン膜に改質するので、ゲート配線材料には高 融点金属の採用が好ましく、タングステン(W)もしくはモリブデン(Mo)を主成分と するゲート配線材料の使用が好ましい。

【0025】

本発明の駆動回路の薄膜トランジスタ等の半導体構造を有する絶縁基板をアクティブ・マ トリクス基板として使用することで、優れた画質の液晶表示装置を安価に提供できる。ま た、本発明のアクティブ・マトリクス基板を使用することで優れた画質の有機 E L 表示装 置をも安価に提供できる。さらに本発明では、液晶表示装置、有機 E L 表示装置にとどま ることなく、同様の半導体構造を駆動回路に有する他の方式のアクティブ・マトリクス型 画像表示装置、さらには半導体ウエハ上に作り込む各種の半導体装置にも適用可能である

[0026]

【発明の実施の形態】

以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。

図1 は本発明による画像表示装置を液晶表示装置に適用した一実施例を模式的に説明する ための平面図である。図1 における参照符号SUB1 はアクティブ・マトリクス基板、ま たSUB2 はアクティブ・マトリクス基板SUB1 に貼り合わせたカラーフィルタ基板S UB2 であり、液晶層を介して貼り合わせた端部を仮想線で示す。なお、カラーフィルタ 基板SUB2 の内面にはカラーフィルタ、あるいは共通電極が形成されているが、図1で は図示を省略してある。なお、以下では、カラーフィルタ基板を用いた液晶表示装置を例 として説明するが、アクティブ・マトリクス基板側にカラーフィルタを形成した形式の液 晶表示装置にも同様に適用できる。

【0028】

アクティブ・マトリクス基板 S U B 1 は、その中央の大部分に画素領域 P A R を有し、画 素領域 P A R の外側で画素領域 P A R に形成された多数の画素に駆動信号を供給する回路 を形成した駆動回路領域 D A R 1、 D A R 2、 D A R 3 を有する。本実施例では、アクテ ィブ・マトリクス基板 S U B 1 の一方の長辺(図 1 の上辺)に画素に対して表示データを 供給するデータ駆動回路 D D R 1、 D D R 2、・・・・D D R n - 1、 D D R n を形成 した駆動回路領域 D A R 1 が配置されている。また、駆動回路領域 D A R 1 に隣接する両 辺(図 1 の左右辺)には走査回路 G D R 1、 G D R 2 を有する駆動回路領域 D A R 2 がそ れぞれ配置されている。また、アクティブ・マトリクス基板 S U B 1 の他方の長辺(図 1 の下辺)には所謂プリチャージ回路を有する駆動回路領域 D A R 3 が配置されている。 【0029】

アクティブ・マトリクス基板 S U B 1 とカラーフィルタ基板 S U B 2 とが重畳する四隅に はアクティブ・マトリクス基板 S U B 1 側からカラーフィルタ基板 S U B 2 の共通電極に 共通電極電位を供給するためのパッド C P A D を有する。このパッド C P A D は必ずしも 四隅に設ける必要はなく、何れかの一隅、または何れかの二隅あるいは三隅に設けてもよ い。

【 0 0 3 0 】

アクティブ・マトリクス基板 S U B 1 の上記一方の長辺のカラーフィルタ基板 S U B 2 と 重畳しない端縁には、データ駆動回路 D D R ( D D R 1 、 D D R 2 、・・・・ D D R n - 1 、 D D R n )の入力端子 D T M ( D T M 1 、 D T M 2 、・・・ D T M n - 1 、 D T M

10

20

n)および走査回路GDR(GDR1、GDR2)の入力端子GTM(GTM1、GTM 2)が形成されている。画素領域PARにマトリクス配列される画素は、データ駆動回路 DDRか延びるデータ線DLと走査回路GDRから延びるゲート線GLの交差部に設けら れる。この画素は薄膜トランジスタTFTと画素電極PXで構成される。 【0031】

このような構成において、走査回路GDR(GDR1、GDR2)で選択されたゲート線 GLに接続した薄膜トランジスタTFTがオンとなり、データ駆動回路DDR(DDR1 、DDR2、・・・・DDRn-1、DDRn)から延びるデータ線DLを介して供給 される表示データ電圧が画素電極PXに印加され、カラーフィルタ基板SUB2側に有す る共通電極との間に電界が発生する。この電界によって当該画素部分の液晶層の液晶配向 方向が変調されて画素を表示する。

【0032】

なお、図1に示した液晶表示装置では、走査回路GDRを二系統のGDR1とGDR2に 分け、それらをアクティブ・マトリクス基板SUB1の左右に配置し、各走査回路GDR 1とGDR2から延びるそれぞれのゲート線GLを交互に櫛歯状に配置してある。しかし 、これに限らず、走査回路GDRを一個とし、アクティブ・マトリクス基板SUB1の左 右何れかの一辺に配置することもできる。後述の説明中では、上記のように走査回路GD Rを一個としたものを例として説明している。本発明は、上記した駆動回路領域DAR1 、DAR2、DAR3の全てに適用できるが、回路構成が最も精細な駆動回路領域DAR 1に主として適用される。

[0033]

図2は図1におけるデータ駆動回路部分の回路構成例を説明するブロック図である。図2 において、参照符号PARは画素領域を示す。画素領域には前記した画素PXが水平(× )方向と垂直(y)方向とにマトリクス状に配列されている(画素を画素電極PXで示す )。また、参照符号DDRはデータ駆動回路である。データ駆動回路DDRは水平シフト レジスタHSR、ラッチ回路LTFからなる第1ラッチ回路LT1、ラッチ回路LTSか らなる第2ラッチ回路LT2、デジタル - アナログ変換回路D/Aからなるデジタル - ア ナログ変換器DAC、バッファ回路BA、サンプリングスイッチSSWからなるサンプリ ング回路SAMP、垂直シフトレジスタVSRから構成される。

【0034】

図示しない信号源から入力端子DTMを介して入力する各種のクロック信号CLは水平シ フトレジスタHSRに入り、データ駆動回路DDR(DDR1、DDR2、・・・・D DRn‐1、DDRn)を横断して順次転送される。また、表示データDATAはデータ ラインDATA-Lから第1ラッチ回路LT1にラッチされる。第1ラッチ回路LT1に ラッチされた表示データはラッチコントロールラインに印加されるラッチコントロール信 号で第2ラッチ回路LT2にラッチされる。第2ラッチ回路LT2にラッチされた表示デ ータはデジタル・アナログ変換器DAC、バッファ回路BA、サンプリング回路SAMP を通って画素領域PARにおける垂直シフトレジスタVSRで選択されたゲート線に接続 した画素PXに供給される。

[0035]

本実施例では、データ駆動回路DDRの部分にパルス変調レーザ光の走査による選択的な 照射で当該走査方向に連続した粒界を持つ如く改質された略帯状結晶シリコン膜の不連続 改質領域を適用するものである。この不連続改質領域を適用する範囲を参照符号SXで示 す。範囲SXの全てに不連続改質を施すことが理想的である。しかし、スループット等の 生産効率を考慮して、その一部の回路に不連続改質を施してもよい。この不連続改質を施 す部分を参照符号TLで示す。ここでは、不連続改質領域SX内のサンプリングスイッチ SSWを構成する回路部分のシリコン膜を矩形状に改質する場合を例として説明する。以 下、このような不連続改質を施した矩形状の領域を便宜上仮想タイルとも称する。仮想タ イルの大きさは作り込む回路規模に対応した大きさ、あるいは複数の回路を作り込む大き さに設定される。 20



[0036]

図3は図2におけるサンプリング回路を構成するサンプリングスイッチ部分の構成図であ る。サンプリングスイッチSSWはアナログスイッチで構成され、その回路構成はデータ 駆動回路DDRの他の構成部分に比べて精細であり、密に並んでいる。各サンプリングス イッチ S S W は 図 2 の x 方 向 に 一 列 に 配 列 さ れ た 仮 想 タ イ ル T L の そ れ ぞ れ の 中 に 形 成 さ れている。このサンプリングスイッチSSWを構成する薄膜トランジスタは電子の移動度 が大きい仮想タイルの領域に形成されるので、他の回路よりも高精細に形成できる。信号 線R1,G1,B1,R2,G2,B2は、画素領域では画素ピッチで配列されるため、 サンプリングスイッチSSWの出力端では、その出力線(信号線)の間隔が狭く、画素領 域側で広い配線パターンとなる。

[0037]

なお、バッファ回路BFは水平シフトレジスタHSRから入力する表示データと、この信 号を反転した信号を3本ずつ、さらに2画素分の計12本を出力する。ここでは、一段の 水平シフトレジスタHSRで2画素ずつ処理する場合を示す。各画素の各色カラーデータ (ビデオ信号)が極性の反転したものが対になっている。サンプリングスイッチSSWは 、各画素のどちらの極性の信号を送るかを決める。図2に示されたように、サンプリング スイッチSSWの構造上、隣接した画素の極性は常に反転する。図3におけるR1は画素 1(赤)の信号線、G1は画素1(緑)の信号線、B1は画素1(青)の信号線、R2は 画素2(赤)の信号線、G2は画素2(緑)の信号線、B2は画素2(青)の信号線であ る。

[0038]

図 4 は図 3 に示した仮想タイル部分に形成されるサンプリングスイッチ回路の一つの構成 を説明する拡大平面図、図5は図4の要部をさらに拡大して略帯状結晶シリコン膜の結晶 方向を示す薄膜トランジスタ(TFT)のチャネル部の模式図である。図4では、各仮想 タイルTLをサンプリングスイッチ回路毎に形成されているものとして示している。各仮 想 タ イ ル T L は パ ル ス 変 調 レ ー ザ 光 ま た は 擬 似 C W レ ー ザ 光 の 走 査 方 向 x ( あ る い は - x )方向の走査で改質されている。仮想タイルTL中の参照符号LD-Pで示した部分はP 型 T F T が 形 成 さ れ る シ リ コ ン ア イ ラ ン ド 、 L D - N で 示 し た 部 分 は N 型 T F T が 形 成 さ れるシリコンアイランドである。

[0039]

図5に示したように、シリコンアイランドLD-PおよびLD-Nの略帯状結晶シリコン 膜の単結晶間に存在する粒界CBは結晶方向CGRに略同一方向となるように存在する。 この結晶方向 C G R と対向する位置にソース電極 S D 1 とドレイン電極 S D 2 がそれぞれ 形 成 さ れ る 。 ソ ー ス 電 極 S D 1 と ド レ イ ン 電 極 S D 2 の 間 に 流 れ る 電 流 ( チ ャ ネ ル 電 流 ) I c h の方向が結晶方向 C G R と略平行する方向に設定される。このように、結晶方向 C GRと電流Ichの方向を同一とすることにより、チャネルにおける電子の移動度を大き くすることができる。

[0040]

図 6 は図 4 に示した 1 つの仮想タイルにおける B 部分の拡大平面図、図 7 は図 6 の C - C '線に沿った断面図である。また、図8は図6の動作を説明するタイミング図である。図 40 6 と図 7 の構成と動作を図 7 および図 2 を参照して説明する。図 6 において、参照符号 N T 1 とN T 2 は N 型 薄膜 トランジスタ、 P T 1 と P T 2 は P 型 薄膜 トランジスタ、 S R 1 +, SR1-, SR2+, SR2-はバッファBAを介して送られてきた水平シフトレジ スタHSRからの信号線、VR+,VR-は赤のデータ信号(赤のビデオ信号)を示す。 図7の参照符号SUB1はアクティブ・マトリクス基板、NCはN型チャネル、PCはP 型チャネル、GIはゲート絶縁膜、L1は層間絶縁膜、PASSは絶縁保護膜を示す。  $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ 

図 8 の時刻 1 で信号線 S R 1 + には " 1 "が、信号線 S R 1 - には " - 1 "が出力され、 時刻 2 で信号線 S R 2 - には " - 1 "が、信号線 S R 2 + には " 1 "が出力される。また 、赤のデータ信号 V R + は時刻 1 で画素 1 の信号 (極性 + )が、時刻 2 で画素 2 の信号 (

10

20

極性 + )を出力する。同様に、赤のデータ信号 V R - は時刻 1 で画素 2 の信号(極性 - ) が、時刻 2 で画素 1 の信号(極性 - )を出力する。 N 型薄膜 トランジスタ N T 1 は時刻 1 にオンとなって赤のデータ信号 V R + を信号線 R 1 に出力する。 P 型薄膜 トランジスタ P T 1 は時刻 2 にオンとなって赤のデータ信号 V R - を信号線 R 1 に出力する。 【 0 0 4 2 】

(10)

そして、 N 型薄膜トランジスタNT2 は時刻2 にオンとなって赤のデータ信号 V R + を信 号線 R 2 に出力し、 P 型薄膜トランジスタ P T 2 は時刻1 にオンとなって赤のデータ信号 V R - を信号線 R 2 に出力する。これにより、信号線 R 1 は時刻1 に極性 + のデータ(画 素信号)を、時刻2 に極性 - のデータ(画素信号)を出力する。また、信号線 R 2 は時刻 1 に極性 - のデータ(画素信号)を、時刻1 に極性 + のデータ(画素信号)を出力する。 【 0 0 4 3 】

以上説明した実施例では、略帯状結晶シリコン膜の仮想タイルTLをサンプリング回路S AMPを構成するサンプリングスイッチSSWの回路形成部分毎に設定した。前記したよ うに、サンプリングスイッチSSWはアナログスイッチで構成され、回路構成が特に複雑 で精細度が要求される部分である。この回路部分に仮想タイルTLで示される略帯状結晶 シリコン膜を設けて、薄膜トランジスタを形成することで、電子移動度が大で精細度を向 上させた回路を実現することが可能となる。その結果、高速の画像表示を実現できる。な お、仮想タイルを設定する箇所は上記したサンプリング回路SAMPのみに限らず、図2 に示した範囲SXの適宜の部分にも適用することができる。

[0044]

図9は本発明による画像表示装置を液晶表示装置に適用した他の実施例を模式的に説明す るための図2と同様のブロック図である。本実施例は、仮想タイルTLを第1のラッチ回 路LT1と第2のラッチ回路LT2の部分、デジタル - アナログ変換器DACとバッファ 回路BAの部分に形成した。このように、本実施例では、仮想タイルTLを×方向に平行 な2列以上に形成したものである。他の構成は図2と同様なので重複する説明は省略する 。なお、ここでも、説明を容易にするため、仮想タイルTLのそれぞれを大まかな範囲で 示してあるが、それぞれの仮想タイルTLは適用する回路規模に応じた適宜の大きさをも つ複数の仮想タイルをブロック化した集合体とする場合も含む。

【0045】

これらの回路部分に仮想タイルTLで示される略帯状結晶シリコン膜を設けることで、電 30 子移動度が大で精細度を向上することが可能となる。その結果、高速で高精細の画像表示 を実現できる。なお、仮想タイルを設定する箇所は上記の部分に限るものではなく、図2 と同様にサンプリング回路SAMPも含めることもできる。また、仮想タイルTLを第1 のラッチ回路LT1、第2のラッチ回路LT2、デジタル - アナログ変換器DAC、バッ ファ回路BAのそれぞれ、あるいは適宜に組合せた回路を含む種々のサイズに設定しても よい。

[0046]

上記した各実施例で説明した仮想タイルの大きさや配列は、それぞれの適用回路の薄膜ト ランジスタの作り込みパターンを考慮して決定すればよく、例えば千鳥状の配列等も可能 であり、また必ずしも規則的配列にこだわる必要はない。

【0047】

以上の実施例では、データ側の駆動回路を形成する駆動回路領域 DAR1 に略帯状結晶シ リコン膜の不連続改質領域(仮想タイル)を適用しているが、本発明はこれに限らず、走 査駆動回路領域 DAR2、あるいはプリチャージ回路を有する駆動回路領域 DAR3に対 しても同様に適用可能である。

[0048]

このように、上記各実施例の構成によれば、マトリクス状に配置された画素部を駆動する ための駆動回路に高速の移動度で動作する高性能の薄膜トランジスタ回路を有するアクテ ィブ・マトリクス基板を備えた画像表示装置を提供することができ、高品質の画像表示を 得ることができる。 10

【0049】

次に、本発明の画像表示装置の製造方法の実施例について図10乃至図15を参照して説 明する。ここで説明する製造方法はCMOSの薄膜トランジスタの製造を例としており、 N型薄膜トランジスタは自己整合GOLDD(Gate Overlapped Lig ht Doped Drain)、P型薄膜トランジスタはカウンタードープによって形 成する。

(11)

【 0 0 5 0 】

図10乃至図15は一連の製造プロセスを示し、この一連の製造プロセスを図10の(A )から図15の(N)に従って説明する。先ず、アクティブ・マトリクス基板となる絶縁 基板として、厚さが0.3mm乃至1.0mm程度で、好ましくは400°C乃至600 °Cの熱処理で変形や収縮の少ない耐熱性のガラス基板SUB1を準備する。好ましくは 、このガラス基板SUB1の上に熱的、化学的なバリア膜として機能するおよそ約50n m厚のSiN膜および約100nm厚のSiO膜をCVD法で連続かつ均一に堆積する。 このガラス基板SUB1上にCVD等の手段でアモルファスシリコン膜ASIを形成する

・・・・図10(A)

【0051】

次に、エキシマレーザ光ELAを×方向に走査し、アモルファスシリコン膜ASIを溶解し、結晶化してガラス基板SUB1上のアモルファスシリコン膜ASI全体をポリシリコン膜PSIに改質する。

・・・・図10(B)

【 0 0 5 2 】

なお、エキシマレーザ光ELAに替えて、他の方法、例えば固体パルスレーザアニールによる結晶化、シリコン膜の形成時にポリシリコン膜となるCat-CVD膜を採用することもできる。

【0053】

ホトリソグラフィー法あるいはドライエッチング法により、後述するパルス変調レーザ光 あるいは擬似CWレーザ光SXL(なお、ここでは、パルス幅変調レーザ光を用いるもの として説明する)の照射位置決め等のターゲットとなる位置決めマークMKを形成する。 ・・・・図10(C)

【 0 0 5 4 】

マークMKを参照しながら、パルス変調レーザ光SXLを×方向に走査しながら所定の領 域を選択しながら不連続で照射する。この選択的な照射でポリシリコン膜PSIを改質し 、 当 該 走 査 方 向 に 連 続 し た 粒 界 を 持 つ 略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 ( 仮 想 タ イ ルのシリコン膜)SPSIを形成する。このとき、このとき、図1の駆動回路領域DAR 1 および / または D A R 2 を走査する レーザ光を 駆動 回路 領域 D A R 3 までカバーさせる ことで、 駆動回路領域 D A R 1 、 D A R 2 の隣接辺にある駆動回路領域 D A R 3 にも同時 に仮想タイルを形成することができる。 図11(D) ホ ト リ ソ グ ラ フ ィ ー 法 を 用 い て 略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 (仮 想 タ イ ル の シ リコン膜)SPSIを加工し、薄膜トランジスタを作り込むアイランドSPSI-Lを形 成する。 ・・・・図11(E) [0056]不連続改質領域(仮想タイルのシリコン膜)SPSIのアイランドSPSI-Lを覆って ゲート絶縁膜GIを形成する。 ・・・・図11(F) N型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションNE を行う。このとき、P型薄膜トランジスタを形成する領域をホトレジストRNEで覆う。

・・・・図12(G)

30

10

20

10

20

30

40

[0058]次に、P型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーショ ンPEを行う。このとき、P型薄膜トランジスタを形成する領域をホトレジストRPEで 覆う。 ・・・・図12(H) [0059]この上に、スパッタリング法またはCVD法を用いて薄膜トランジスタのゲート電極とな る二層の金属ゲート膜GT1,GT2を形成する。 ・・・・図12(I) [0060]金属ゲート膜GT1,GT2の形成領域をホトレジストRNで覆い、ホトリソグラフィー 法により、金属ゲート膜GT1,GT2をパターニングする。このとき、LDD領域を形 成するため、上層の金属ゲート膜GT2を所要量サイドエッチングし、下層の金属ゲート 膜GT1より後退させる。この状態で、ホトレジストRNをマスクとしてN型の不純物N をインプランテーションし、N型薄膜トランジスタのソース・ドレイン領域NSDを形成 する。 ・・・・図13(J) [0061]ホトレジストRNを剥離し、金属ゲート膜GT2をマスクとしてインプランテーションL DDを行い、N型薄膜トランジスタのLDD領域NLDDを形成する。 ・・・・図13(K) [0062]N 型 薄 膜 ト ラ ン ジ ス タ の 形 成 領 域 を ホ ト レ ジ ス ト R P で 覆 い 、 P 型 薄 膜 ト ラ ン ジ ス タ の ソ ース・ドレイン形成領域にP型の不純物Pをインプランテーションし、P型薄膜トランジ スタのソース・ドレイン領域PSDを形成する。 ・・・・図14(L) [0063]ホトレジストRPを剥離し、インプランテーションによる不純物を活性化した後、CVD 法等で層間絶縁膜LIを形成する。 ・・・・・図14(M) [0064]ホトリソグラフィー法により層間絶縁膜LIとゲート絶縁膜GIにコンタクトホールを形 成し、このコンタクトホールを介して N 型薄膜トランジスタと P 型薄膜トランジスタの各 ソース・ドレインNSD、PSDに配線用の金属層を接続し、配線Lを形成する。この上 に、層間絶縁膜L2を形成し、さらに保護絶縁膜PASSを形成する。 ・・・・図14(N) [0065] 以 上 の 工 程 に よ り 、 略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 (仮 想 タ イ ル の シ リ コ ン 膜 ) S P S I に C M O S 薄膜 ト ラ ン ジ ス タ が 形 成 さ れ る 。 な お 一 般 に 、 N 型 薄 膜 ト ラ ン ジ ス タ は劣化が激しい。チャネルとソース・ドレイン領域との間に低濃度不純物領域LDD(L Doped Drain領域)を形成すると、この劣化が緩和される。GOL ight DDは低濃度不純物領域にゲート電極が被さった構造を有している。この場合、LDDで 観 測 さ れ る 性 能 低 下 が 緩 和 さ れ る 。 P 型 薄 膜 ト ラ ン ジ ス タ で は 、 そ の 劣 化 が N 型 薄 膜 ト ラ ンジスタほど深刻でなく、低濃度不純物領域LDDやGOLDDは通常は採用されない。 [0066]次 に 、 本 発 明 の 特 徴 で あ る 略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 ( 仮 想 タ イ ル の シ リ コ ン膜)の形成について図16乃至図26を参照して説明する。図16は略帯状結晶シリコ ン 膜 の 不 連 続 改 質 領 域 ( 仮 想 タ イ ル の シ リ コ ン 膜 ) の 形 成 プ ロ セ ス の 説 明 図 で あ り 、 同 図 (a)はプロセスを説明する模式図、同図(b)はパルス変調レーザの波形例、同図(c は擬似CWレーザの波形例を示す。

[0067]

略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 ( 仮 想 タ イ ル の シ リ コ ン 膜 ) は 、 絶 縁 基 板 S U B 50

(12)

1 に有するバッファ層 B F L 上に形成されたポリシリコン膜 P S I に図 1 6 の (b) 又は (c)に示したレーザ光 S X L を照射することで得られる。レーザ光 S X L は (b)のパ ルス変調レーザ光、又は (c)に示したような擬似 C W レーザ光を 1 0 n s 乃至 1 0 0 m s の周期で照射する。このレーザ光 S X L を図 1 6 (a)に示したようにポリシリコン膜 P S I 上を x 方向に走査し、 y 方向にシフトさせた後に - x 方向に走査することで、当該 走査方向 x、 - x 方向に略帯状結晶を有する不連続改質領域のシリコン膜 S P S I が得ら れる。絶縁基板 S U N B 1 には位置決めのためのマーク M K を有し、このマーク M K を位 置決めターゲットとしてレーザ光 S X L の走査を行う。このように断続的にレーザを照射 しながら基板を走査するので、略帯状結晶を有する不連続改質領域のシリコン膜 S P S I を仮想タイル状に配列することができる。

【0068】

図17は略帯状結晶シリコン膜の結晶構造の説明図であり、同図(a)はパルス変調レー ザ光SXLの走査態様を説明する模式図、同図(b)はパルス変調レーザ光SXLの走査 により形成された略帯状結晶シリコン膜SPSIを非走査部分に残留するポリシリコン膜 PSIとの結晶構造の違いを比較して示す模式図である。ポリシリコン膜PSIを同図( a)のようにパルス変調レーザ光SXLの走査で改質することで、同図(b)に示したよ うに、当該レーザ光の走査方向に単結晶が帯状に延在する略帯状結晶シリコン膜SPSI の結晶構造となる。参照符号CBは粒界を示す。

【 0 0 6 9 】

略帯状結晶シリコン膜SPSIの平均粒サイズはパルス変調レーザ光SXLの走査方向に 20 約5µm程度、走査方向と直角方向(粒界CB間の幅)に0.5µm程度となる。なお、 走査方向の粒サイズはパルス変調レーザ光SXLのエネルギー(パワー)や走査速度、パ ルス幅等の条件で可変である。これに対し、ポリシリコン膜PSIの平均粒径は0.6µ m(0.3乃至1.2µm)程度である。このような結晶構造の相違によって、ポリシリ コン膜PSIと略帯状結晶シリコン膜SPSIとを用いて薄膜トランジスタを構成した場 合の電子移動度に大きな差をもたらす。

[0070]

上記の略帯状結晶シリコン膜SPSIは、下記の特徴を有する。すなわち、

(a) 表面に対する主配向が { 1 1 0 } である。

【0071】

( b ) キャリアの移動方向に略垂直な面の主配向が { 1 0 0 } である。

【0072】

上記(a)、(b)の2つの方位は、電子線回折法あるいはEBSP(Electron Backscatter Diffraction Pattern)法により評価で きる。

【0073】

(c)膜の欠陥密度が1×10<sup>17</sup> cm<sup>-3</sup>より小さい。膜中の結晶欠陥数は、電気的特性、あるいは電子スピン共鳴(ESR)による不対電子の定量的評価から定義される値である。

【0074】

(d)膜のホール移動度が50cm<sup>2</sup> / Vs以上、700cm<sup>2</sup> / Vs以下である。
 【0075】

(e)膜の熱伝導率は、温度依存性があり、ある温度で最大値を示す。熱伝導率は温度が 上昇すると一端上昇し、最大値50W/mK以上、100W/mK以下の値を示す。高温 領域では、熱伝導率は温度上昇に伴い低下する。熱伝導率は、3オメガ方法などから評価 、定義される値である。

[0076]

(f)薄膜のラマン散乱分光から評価、定義されるラマンシフトは、 5 1 2 c m<sup>-1</sup>以上 、 5 1 8 c m<sup>-1</sup>以下である。

【 0 0 7 7 】

10

30

値は電子線回折法あるいはEBSP(Electron Backscatter Diffraction Pattern法から計測される値である。  $\begin{bmatrix} 0 & 0 & 7 & 8 \end{bmatrix}$ (h)膜の光学定数は、下記の条件を満たす領域であることを特徴とする。 波長 5 0 0 n mにおける屈折率nは2.0以上、4.0以下であり、かつ減衰係数kは0.3以上、1 以下であること。さらに、波長300nmにおける屈折率nは3.0以上、4.0以下で あり、かつ減衰係数 k は 3 . 5 以上、 4 以下であること。なお、光学定数は、分光エリプ ソメータによって計測された値である。 [0079]図18はシリコン膜の結晶構造の相違に起因する薄膜トランジスタのチャネルにおける電 子移動度の相違の説明図である。同図(a)は薄膜トランジスタのチャネル構造と当該チ ャネル部分のシリコン膜SIの粒界CBと電子移動の関係を示し、同図(b)はソースS

D1とドレインSD2間に流れる電流が横断する粒界数と電子移動度の関係を示す。シリ コン 膜 S I が ポ リ シ リ コン 膜 P S I の 場 合 は ド レ イ ン S D 2 か ら ソ ー ス S D 1 に 電 流 が 横 断 す る 粒 界 数 が 多 く 、 シ リ コ ン 膜 S I が 略 帯 状 結 晶 シ リ コ ン 膜 S P S I の 場 合 は 大 き な 単 結晶が成長方向に長く存在し、横断する粒界数が少ない。この関係を図18(b)に示し た。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ 

平均横断粒界数Cは、電流方向でチャネルの幅をj分割し、電流が流れる方向で横断する 20 粒界数をNiとしたとき、C= Ni/jで表される。図18(b)には、横軸に平均横 断 粒 界 数 を 、 縦 軸 に 電 子 移 動 度 ( c m <sup>2</sup> / V ・ s ) と そ の 逆 数 ( V ・ s / c m <sup>2</sup> )を 取って示してある。このように、薄膜トランジスタのチャネルを構成する略帯状結晶シリ コン膜SPSIの結晶成長方向に電流が流れるようにソースSD1とドレインSD2を配 置することにより、電子移動度は極端に大きくなる。すなわち、薄膜トランジスタの動作 速度が大きくなる。したがって、薄膜トランジスタ自体を精細に作り込むことが可能とな り、図 3 で説明したように、画素ピッチに対して配線 R 1 , G 1 , B 1 , R 2 , G 2 , B 2が狭いピッチに形成される。その結果、タイルTLを用いた回路間には大きなスペース が生じる。このスペースを他の配線等の形成スペースに利用することも可能である。  $\begin{bmatrix} 0 & 0 & 8 & 1 \end{bmatrix}$ 

図 1 9 はレーザ光の照射装置の一例を説明する構成図である。この照射装置ではポリシリ コン 膜 P S I を 形 成 した ガ ラ ス 基 板 S U B 1 を x - y 方 向 の 駆 動 ス テ ー ジ X Y T 上 に 設 置 し、基準位置測定用カメラCMを用いて位置合わせを行う。基準位置測定信号POSは制 御 装 置 C R L に 入 力 さ れ 、 駆 動 設 備 M D に 入 力 さ れ た 制 御 信 号 C S に 基 づ い て 照 射 位 置 の 微調 整を行い、 所 定 の 速 度 で ス テ ー ジ X Y T を移 動 さ せ て 一 方 向 ( 図 1 の × 方 向 ) に 走 査 する。 か か る 走 査 に 同 期 し て 照 射 設 備 L U か ら パ ル ス 変 調 レ ー ザ 光 S X L を ポ リ シ リ コ ン 膜 P S I に 照 射 し て 、 略 帯 状 結 晶 シ リ コ ン 膜 S P S I に 改 質 す る 。

[0082]

照 射 設 備 L U 内 に は 一 例 と し て 連 続 発 振 ( C W ) 固 体 レ ー ザ L S ( レ ー ザ ダ イ オ ー ド ) 励 起の発振器、ホモジナイザ、パルス幅を変調するためのEOモジュレータ等の光学系HO S、反射ミラーML、集光レンズ系LZを配置することで所望の照射ビームを形成できる 。 レーザ 光 S X L の 照 射 時 間 、 照 射 強 度 な ど は 制 御 装 置 C R L か ら の O N - O F F 信 号 S WS、制御信号LECで調整する。

[0083]

図20は仮想タイルのレイアウトの一例を説明する平面図である。この配置例では、仮想 タイル T L は 図 1 で 説 明 し た 駆 動 回 路 領 域 DAR1 に 複 数 列 で 配 置 さ れ て い る 。 仮 想 タイ ルTLは作り込む回路パターンに応じて一列、2以上の多列、あるいは千鳥状等に配列す ることができる。本例では、3列(または、3段)としてある。各仮想タイルTLのサイ ズは、 x 方向の長さ w が 2 0 μ m 以上で 1 m m 以下、 y 方向の幅 h が 2 0 μ m 以上で 1 m m 以下、 x 方向に隣接する仮想タイルとの間隔 d が 3 μ m 以上、 y 方向の間隔 p が 3 μ m 30

10

50

(g)膜の結晶粒界の 値の分布は、 11に最大値を有し、ガウス型に分布する。なお

以上となっている。この配置サイズはレーザのパワー、高品質な結晶を安定して成長させ ることができるサイズによって制約される。

 $\begin{bmatrix} 0 & 0 & 8 & 4 \end{bmatrix}$ 

図 2 1 は図 1 9 の 照 射 装 置 を 用 い た レ ー ザ 照 射 プ ロ セ ス 例 の 説 明 図 で あ る 。 図 2 1 で は 絶 縁 基 板 を 単 に 基 板 と 表 記 す る 。 先 ず 、 ポ リ シ リ コ ン 膜 を 形 成 し た 絶 縁 基 板 に パ ル ス 変 調 レ ーザ光SXLを照射するため、装置電源をONとし、レーザ発振器をONとする。駆動ス テージXYT上に絶縁基板をセットし、真空チャックで固定する。絶縁基板の位置決めマ ークをターゲットとしてX軸、Y軸、および 軸(X-Y平面での回転方向)を規定値に 調整し、絶縁基板の準備を完了する。

[0085]

一方、照射装置に各種条件を入力し、確認を行う。条件入力項目は、レーザ出力(NDフ ィルタの調整等)、結晶化位置(駆動ステージXYT上)のセット位置、結晶化距離(仮 想タイルの結晶成長方向長さ)、間隔(仮想タイルの間隔)、個数(仮想タイルの作成個 数)、レーザ光路上にあるスリット幅の調整、対物レンズのセット等である。結晶化距離 、間隔、個数はEOモジュレータにセットする。また、確認事項は、レーザ光のビームプ ロファイラ、パワーモニタ、レーザ光照射位置等である。

[0086]

絶 縁 基 板 の 準 備 が 完 了 し 、 条 件 入 力 と 確 認 が 取 ら れ た 後 、 絶 縁 基 板 の 表 面 高 さ を 測 定 し 、 オートフォーカス機構を作動させてレーザ光を照射する。レーザ光の照射でオートフォー カス機構を補正し、絶縁基板の表面高さを制御する。また、レーザ光の照射を継続中に絶 縁基板の走査距離と照射位置を条件入力側にフィードバックする。

20

30

40

10

[0087]

所定の領域にレーザ光の照射処理を完了後、真空チャックをOFFとして駆動ステージX Y T から絶縁基板を取り出す。以下、次の絶縁基板を駆動ステージX Y T にセットし、上 記操作を必要回数繰り返す。全ての必要な絶縁基板のレーザ照射処理を完了したとき、レ ーザ発振器をOFFとし、装置電源をOFFして終了する。

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$ 

図 2 2 は 多 面 取 り の 大 サ イ ズ 素 材 絶 縁 基 板 上 に お け る 各 個 別 の 絶 縁 基 板 に 対 す る 略 帯 状 結 晶シリコン膜 S P S I の仮想タイル形成走査の説明図である。図 2 2 中、参照符号 M - S U B は 大 サ イ ズ 素 材 絶 縁 基 板 で 、 こ の 大 サ イ ズ 素 材 絶 縁 基 板 M - S U B に 個 々 の 画 像 表 示 装置のアクティブ・マトリクス基板SUB1が多数形成されている。ここでは、8x6= 48枚取りとして示したが、これに限らないことは言うまでもない。この大サイズ素材絶 縁基板 M - S U B の 駆動回路領域に対して、マーク M K をターゲットとした位置合わせ後 、パルス変調レーザ光を図中に矢印SDSで示したように往復走査する。ここでは、3本 のレーザ光を並列の走査することで、短時間に大サイズの素材絶縁基板M-SUBに所要 の仮想タイルを形成できるようにしている。

 $\begin{bmatrix} 0 & 0 & 8 & 9 \end{bmatrix}$ 

図23は図22で形成した仮想タイルとそのブロックの位置の一例を説明する一枚のアク ティブ・マトリクス基板の平面図であり、同図(a)は全体図、同図(b)は同図(a) の矢印A部分の拡大図である。この例では、アクティブ・マトリクス基板SUB1のデー タ 信 号 の 駆 動 回 路 領 域 D A R 1 を 形 成 す る x 方 向 の 一 辺 に 複 数 の 仮 想 タ イ ル T L を ブ ロ ッ ク化したものを一列に配置してある。ここでは、仮想タイルは図2あるいは図9に参照符 号 S X で示した全域、または図 2 のサンプリング回路 S A M P 部分、図 9 の各ラッチ回路 LT1,LT2の部分とデジタル - アナログ変換器DACやバッファ回路BAの部分に複 数個設けて、これをブロックに分けて配置した状態を示す。なお、同図(b)の仮想タイ ルのブロックの大きさや位置は本発明を分かり易く示したもので、実際の回路の大きさや 位置とは異なる。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ 

図 2 4 は仮想タイルのブロックの他の配列を説明する図 2 3 (b)と同様の拡大図である 。仮想タイルTLのブロックは同図(a)のように×方向に平行な二列に配置され、ある

いは同図(b)のように×方向に平行で互いに千鳥状の三列に配置される。なお、各ブロックの大きさ、間隔は適用する回路構造に対応して可変とすることが可能である。仮想タイルTLの並びが千鳥状、さらに複数配列であってもよい。プロックを構成する個々の仮想タイルも同様である。

【0091】

図25と図26は仮想タイルの位置の他例を説明する一枚のアクティブ・マトリクス基板 の平面図である。図25では図1で説明した駆動回路領域DAR1とDAR3に仮想タイ ルを適用したものである。また、図26では図1で説明した駆動回路領域DAR1とDA R3およびアクティブ・マトリクス基板SUB1のy方向に延びる一辺に形成した走査駆 動回路領域DAR2に仮想タイルを適用したものである。個々の仮想タイルやブロックの 配列等は図23乃至図24で説明したものと同様である。

【0092】

次に、絶縁基板(アクティブ・マトリクス基板)に仮想タイルを形成するための位置決め 用のマークについて説明する。図27はアクティブ・マトリクス基板SUB1への位置決 め用のマーク付けとこのマークをターゲットとしたレーザ光の照射プロセスの第1例の説 明図である。この例では、アクティブ・マトリクス基板SUB1に形成されているシリコ ン膜SIにホトリソグラフィー法で位置決め用のマークMKを形成し(P‐1)、その後 のレーザ光SLXの照射時にこのマークMKを基準として位置決め(アライメント)を取 る(P‐2)。そして同様に、このマークMKを基準としてレーザ光SLXの照射で改質 された略帯状結晶シリコン膜SPSIをアイランドSPSI-Lに加工する(P‐3)。 なお、このマークMKはアモルファスシリコン膜ASIの段階で形成してもよく、またポ リシリコン膜の段階で形成してもよい。

[0093]

図28はアクティブ・マトリクス基板SUB1への位置決め用のマーク付けとこのマーク をターゲットとしたレーザ光の照射プロセスの第2例の説明図である。この例では、アク ティブ・マトリクスSUB1にポリシリコン膜PSIを形成後(P-1)、ポリシリコン 膜PSIにレーザ光SLXを照射する際に、当該レーザ光SLXで位置決め用のマークM Kを形成するようにしたものである(P-2)。その後のアイランドSPSI-Lの形成 時にこのマークMKで位置決めを行う(P-3)。

【0094】

ポリシリコン膜 PSIと略帯状結晶シリコン膜 SPSIとは可視光の反射率に差がある。 この差を位置決めターゲットとして利用することができる。また、ポリシリコン膜 PSI と略帯状結晶シリコン膜 SPSIとは、結晶の大きさに起因して高さに相違がでて来る。 この略帯状結晶化したマークMKの部分の結晶粒界の段差をターゲットとして利用するこ ともできる。なお、マークMK部分のポリシリコン膜をレーザアブレーションで除去して マークMKとすることもできる。このレーザアブレーションによる方法は、マークMK形 成のためのホトリソグラフィー工程を省略できる利点がある。

[0095]

図29はアクティブ・マトリクス基板 S U B 1 への位置決め用のマーク付けとこのマーク をターゲットとしたレーザ光の照射プロセスの第3例の説明図である。この例では、アク ティブ・マトリクス基板 S U B 1 にシリコン膜を形成する前に当該ガラス基板または下地 膜に予めエッチング法あるいは機械的手段でマーク M K を形成する(P - 1)。アクティ ブ・マトリクス基板 S U B 1 にポリシリコン膜 P S I を形成し、このマーク M K を基準と してレーザ光 S L X を照射して略帯状結晶シリコン膜 S P S I を形成する(P - 2)。そ の後のアイランド S P S I - L の形成時にこのマーク M K で位置決めを行う(P - 3)。 【0096】

上記したように、本実施例によれば、ポリシリコン膜をさらに大きな結晶に改質し、その 結晶成長方向の配置により、ソースとドレイン間の電流が粒界を横切る確率を低減できる 。その結果、薄膜トランジスタの動作速度を向上して最良の薄膜トランジスタ回路を得る ことが可能となる。そして、画像表示装置の駆動回路部分に略帯状結晶シリコン膜の半導 10

20

体膜を用いた薄膜トランジスタ回路を配置することができる。本実施例で得られる薄膜ト ランジスタの性能は、例えばNチャンネルMISトランジスタを作成する場合に、電界効 果移動度が約 3 0 0 c m 2 / V・s以上でかつ、閾値電圧のバラツキを±0.2 V以下 に抑制することができ、高性能、高信頼で動作し、デバイス間の均一性が優れたアクティ ブ・マトリクス基板を用いた表示装置を製造することができる。

(17)

[0097]

また本実施例では、電子キャリアを付与するリンのイオン打ち込みに代えてホールキャリ アを付与するボロン打ち込みによりPチャンネルMISトランジスタを製造することもで きる。また、上記したCMOS型の回路では周波数特性の向上が期待でき、高速動作に適 している。

[0098]

図30は本発明をの画像表示装置の第1例としての液晶表示装置の構成を説明する展開斜 視図である。また、図31は図30のZ-Z線方向で切断した断面図である。この液晶表 示装置は前記したアクティブ・マトリクス基板を用いて液晶表示装置を製造する。図30 と図31において、参照符号PNLはアクティブ・マトリクス基板SUB1とカラーフィ ル 夕 基 板 S U B 2 の 貼 り 合 わ せ 間 隙 に 液 晶 を 封 入 し た 液 晶 セ ル で 、 そ の 表 裏 に 偏 光 板 P O L1,POL2が積層されている。また、参照符号OPSは拡散シートやプリズムシート からなる光学補償部材、GLBは導光板、CFLは冷陰極蛍光ランプ、RFSは反射シー ト、LFSはランプ反射シート、SHDはシールドフレーム、MDLはモールドケースで ある。

[0099]

前記した実施例の何れかの構成を有するアクティブ・マトリクス基板SUB1上に液晶配 向膜層を形成し、これにラビング等の手法で配向規制力を付与する。画素領域ARの周辺 に シ ー ル 剤 を 形 成 し た 後 、 同 様 に 配 向 膜 層 を 形 成 し た カ ラ ー フ ィ ル タ 基 板 S U B 2 を 所 定 のギャップで対向配置させ、このギャップ内に液晶を封入し、シール剤の封入口を封止材 で閉鎖する。こうして構成した液晶セルPNLの表裏に偏光板POL1,POL2を積層 し、 導 光 板 G L B と 冷 陰 極 蛍 光 ラ ン プ C F L 等 か ら な る バ ッ ク ラ イ ト 等 を 光 学 補 償 部 材 O PSを介して実装することで液晶表示装置を製造する。なお、液晶セルの周辺に有する駆 動回路にはフレキシブルプリント基板FPC1,FPC2を介してデータやタイミング信 号が供給される。参照符号PCBは外部信号源と各フレキシブルプリント基板FPC1, F P C 2 の間において、当該外部信号源から入力する表示信号を液晶表示装置で表示する 信号形式に変換するタイミングコンバータ等が搭載されている。

本実施例のアクティブ・マトリクス基板を使用した液晶表示装置は、その画素回路に上記 した優れたポリシリコン薄膜トランジスタ回路を配置することで、電流駆動能力に優れる ことから高速動作に適している。さらに、閾値電圧のバラツキが小さいために画質の均一 性に 優れ 液 晶 表 示 装 置 を 安 価 に 提 供 で き る の が 特 長 で あ る 。

 $\begin{bmatrix} 0 & 1 & 0 & 1 \end{bmatrix}$ 

また、本実施例のアクティブ・マトリクス基板を用いて有機EL表示装置を製造すること ができる。 図 3 2 は本 発 明 の 画 像 表 示 装 置 の 第 2 例 と し て の 有 機 EL 表 示 装 置 の 構 成 例 を 40 説明する展開斜視図である。また、図33は図32に示された構成要素を一体化した有機 EL表示装置の平面図である。前記した各実施例の何れかのアクティブ・マトリクス基板 SUB1に有する画素電極上に有機EL素子を形成する。有機EL素子は、画素電極表面 から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構 成される。このような積層層を形成したアクティブ・マトリクス基板SUB1の画素領域 PARの周囲にシール材を配置し、封止基板SUBXまたは封止缶で封止する。 

この有機EL表示装置は、その駆動回路領域DDR、に外部信号源からの表示用信号をプ リント基板PLBで供給する。このプリント基板PLBにはインターフェース回路チップ CTLが搭載されている。そして、上側ケースであるシールドフレームSHDと下側ケー

10

20

(18) スCASで一体化して有機EL表示装置とする。 有機EL表示装置用のアクティブ・マトリクス駆動では、有機EL素子が電流駆動発光方 式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、CMOS型 薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜 トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス 基板SUB1は、このような要求を満たす高い性能を有している。本実施例のアクティブ ・マトリクス基板を用いた有機EL表示装置は本実施例の特長を最大限に発揮する表示装 置の1つである。 本発明は上記した画像表示装置のアクティブ・マトリクス基板に限らず、本発明は特許請 求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技 術 思 想 を 逸 脱 す る こ と な く 種 々 の 変 更 が 可 能 で あ り 、 例 え ば 各 種 の 半 導 体 装 置 に 適 用 す る こともできる。 [0105]【発明の効果】 以上説明したように、本発明はアクティブ・マトリクス基板の画素領域の周辺に配置され る 駆 動 回 路 領 域 の 回 路 を 構 成 す る シ リ コ ン 膜 に 連 続 パ ル ス レ ー ザ を 照 射 し て 選 択 的 に 改 質 された 略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 を 形 成 し 、 こ の 不 連 続 改 質 領 域 に 薄 膜 ト ラ ンジスタ回路からなる駆動回路を形成したものであるため、当該駆動回路の作り込みスペ ースを狭くでき、高精細の回路を持ち、高速の電子移動度で動作する高性能の画像表示装 置を得ることができる。 【図面の簡単な説明】 【 図 1 】 本 発 明 に よ る 画 像 表 示 装 置 を 液 晶 表 示 装 置 に 適 用 し た 一 実 施 例 を 模 式 的 に 説 明 す るための平面図である。 【図2】図1におけるデータ駆動回路部分の回路構成例を説明するブロック図である。 【図3】図2におけるサンプリング回路を構成するサンプリングスイッチ部分の構成図で 【図4】図3に示した仮想タイル部分に形成されるサンプリングスイッチ回路の一つの構 成を説明する拡大平面図である。 【図7】図6のC-C'線に沿った断面図である。

10

20

30

【 図 5 】 図 4 の 要 部 を さ ら に 拡 大 し て 略 帯 状 結 晶 シ リ コ ン 膜 の 結 晶 方 向 を 示 す 薄 膜 ト ラ ン ジスタ(TFT)のチャネル部の模式図である。

【図6】図4に示した1つの仮想タイルにおけるB部分の拡大平面図である。

ある。

【図8】図6の動作を説明するタイミング図である。

【図9】本発明による画像表示装置を液晶表示装置に適用した他の実施例を模式的に説明 するための図2と同様のブロック図である。

【 図 1 0 】 本 発 明 の 画 像 表 示 装 置 を 得 る た め の 製 造 方 法 の 一 実 施 例 を 説 明 す る プ ロ セ ス の 説明図である。

【図11】本発明の画像表示装置を得るための製造方法の一実施例を説明する図10に続 40 くプロセスの説明図である。

【図12】本発明の画像表示装置を得るための製造方法の一実施例を説明する図11に続 くプロセスの説明図である。

【図13】本発明の画像表示装置を得るための製造方法の一実施例を説明する図12に続 くプロセスの説明図である。

【 図 1 4 】 本 発 明 の 画 像 表 示 装 置 を 得 る た め の 製 造 方 法 の 一 実 施 例 を 説 明 す る 図 1 3 に 続 くプロセスの説明図である。

【図15】本発明の画像表示装置を得るための製造方法の一実施例を説明する図14に続 くプロセスの説明図である。

【図 1 6 】略帯状結晶シリコン膜の不連続改質領域(仮想タイル)の形成プロセスの説明 50 図である。

(19) 【図17】略帯状結晶シリコン膜の結晶構造の説明図である。 【図18】シリコン膜の結晶構造の相違に起因する薄膜トランジスタのチャネルにおける 電子移動度の相違の説明図である。 【図 1 9 】レーザ光の照射装置の一例を説明する構成図である。 【図20】仮想タイルのレイアウトの一例を説明する平面図である。 【図21】図19の照射装置を用いたレーザ照射プロセス例の説明図である。 【図22】多面取りの大サイズ素材絶縁基板上における各個別の絶縁基板に対する略帯状 結 晶 シ リ コ ン 膜 S P S I の 仮 想 タ イ ル 形 成 操 作 の 説 明 図 で あ る 。 【 図 2 3 】 図 2 2 で 形 成 し た 仮 想 タイ ル の 位 置 の 一 例 を 説 明 す る 一 個 の ア ク ティ ブ ・ マ ト リクス基板の平面図である。 【図24】仮想タイルのブロックの他の配列を説明する図23(b)と同様の拡大図であ 3. 【図25】仮想タイルの位置の他例を説明する一個のアクティブ・マトリクス基板の平面 図である。 【図26】仮想タイルの位置のさらに他例を説明する一個のアクティブ・マトリクス基板 の平面図である。 【図27】アクティブ・マトリクス基板への位置決め用のマーク付けとこのマークをター ゲットとした連続パルスレーザの照射プロセスの第1例の説明図である。 【図28】アクティブ・マトリクス基板SUB1への位置決め用のマーク付けとこのマー クをターゲットとした連続パルスレーザの照射プロセスの第2例の説明図である。 【図29】アクティブ・マトリクス基板SUB1への位置決め用のマーク付けとこのマー クをターゲットとした連続パルスレーザの照射プロセスの第3例の説明図である。 【図30】本発明の画像表示装置の第1例としての液晶表示装置の構成を説明する展開斜 視図である。 【図31】図30のZ-Z線方向で切断した断面図である。 【図32】本発明の画像表示装置の第2例としての有機EL表示装置の構成例を説明する 展開斜視図である。 【図33】図32に示された構成要素を一体化した有機EL表示装置の平面図である。 【図34】一般的なエキシマパルスレーザ光照射を走査することによるアモルファスシリ コン 膜 の 結 晶 化 方 法 の 説 明 図 で あ る 。 【図35】図34におけるレーザ光照射部の部分平面図と薄膜トランジスタ部の構成例を 説明する要部平面図である。 【符号の説明】 SUB1・・・・アクティブ・マトリクス基板、PAR・・・・画素領域、DAR1、D A R 2 、 D A R 3 · · · · 駆動回路領域、 D D R 1 、 D D R 2 、 · · · · · D D R n - 1 、DDRn・・・・データ駆動回路、GDR1、GDR2・・・・走査回路、SUB2・ ・・・カラーフィルタ基板、CPADQ・・・・パッド、HSR・・・・水平シフトレジ スタ、LT1・・・・第1ラッチ回路、LTS・・・・第2ラッチ回路、DAC・・・・ デジタル - アナログ変換器、 BA・・・・バッファ回路、SAMP・・・サンプリング 回路、VSR・・・・垂直シフトレジスタ、R1,G1,B1,R2,G2,B2・・・ ・信号線、TL・・・・仮想タイル、ELA・・・・エキシマレーザ光、SXL・・・・ 連 続 パ ル ス レ ー ザ 光 、 S P S I ・・・・略 帯 状 結 晶 シ リ コ ン 膜 の 不 連 続 改 質 領 域 ( 仮 想 タ イルのシリコン膜)、ASI・・・・アモルファスシリコン膜、PSI・・・・ポリシリ コン膜。

40

10

20



図2





с З



【図4】



【図5】

【図6】







【図7】

図 7



【図8】



【図10】

図10





【図11】

2 図 1 1







【図12】



図12





【図13】

図13



(K)



図14





図15



【図16】









【図19】

図19



【図20】

図20







図22



【図23】

図23







【図24】

(a)











図27







図28







【図29】

図29







【図30】





【図32】





【図33】

図33



【図34】







(51) Int.Cl.<sup>7</sup> FΙ テーマコード(参考) H01L 27/08 H01L 27/08 331E 5G435 H01L 29/786 H 0 5 B 33/14 А H 0 5 B 33/14 H01L 29/78 612B H01L 29/78 612C H01L 29/78 627G (72)発明者 田井 光春 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 秋元 肇 東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 F ターム(参考) 3K007 AB18 BA06 BB07 DB03 FA01 5C094 AA13 AA15 AA21 AA48 AA53 BA03 BA27 BA43 CA19 CA24 DB01 FA01 FB01 FB20 5F048 AB07 AB10 AC04 BA16 BC06 BC16 BB07 DA02 DB01 DB07 EA12 FA19 FA28 5F052 AA02 BA01 BB02 JA01 JA04 5F110 AA01 BB02 BB04 CC02 CC03 CC07 DD02 DD13 DD14 DD17 EE04 EE14 EE44 EE45 GG02 GG13 GG17 GG43 GG44 GG52 HJ01 HJ13 HJ23 HL02 HM13 HM15 NN02 NN72 NN78 PP03 PP04 PP05 PP06 PP24 PP31 QQ11 5G435 AA16 AA18 BB05 BB12 CC09 EE37 HH13 KK05 KK10

フロントページの続き