(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11) 特許番号

特許第5231179号

(P5231179)

(45) 発行日 平成25年7月10日(2013.7.10)

- (24) 登録日 平成25年3月29日 (2013.3.29)
- (51) Int.Cl.
 F I

 HO4N
 5/374
 (2011.01)
 HO4N
 5/335
 7 4 O

 HO1L
 27/146
 (2006.01)
 HO1L
 27/14
 A

請求項の数 6 (全 29 頁)

(21) 出願番号 (22) 出願日 (65) 公開委号	特願2008-290334 (P2008-290334) 平成20年11月12日 (2008.11.12) 特闘2010-118874 (P2010-1188744)	(73)特許権者	音 311015207 ペンタックスリコーイメージング株式会社 東京都板構区前野町二丁日35番7号
(43) 公開日	平成22年5月27日 (2010, 5, 27)	(74)代理人	100090169
審査請求日	平成23年11月1日 (2011.11.1)	(* -)	弁理士 松浦 孝
		(74)代理人	100124497
			弁理士 小倉 洋樹
		(74)代理人	100147762
			弁理士 藤 拓也
		(72)発明者	杉谷 和夫
			東京都新宿区中落合2丁目7番5号 HO
			YA株式会社内
		(72)発明者	佐藤 公一
			東京都新宿区中落合2丁目7番5号 HO
			YA株式会社内
			最終頁に続く

(54) 【発明の名称】 撮像素子

(57)【特許請求の範囲】

【請求項1】

受光量に応じた信号電荷を発生する光電変換素子と、

前記光電変換素子から転送されてくる前記信号電荷を蓄積し、蓄積した前記信号電荷に 応じて電位の変わる第1のキャパシタと、

前記第1のキャパシタを介して前記光電変換素子から転送されてくる前記信号電荷を蓄 積し、蓄積した前記信号電荷に応じて電位の変わる第2のキャパシタと、

前記第1、第2のキャパシタの間に接続され、ONのときに前記第1、第2のキャパシ タ間を導通させ、OFFのときに前記第1、第2のキャパシタ間を電気的に遮断する分断 トランジスタと、

前記第2のキャパシタの電位に基づいた画素信号を生成する増幅トランジスタと、

前記第1のキャパシタに接続され、ONのときに前記第1のキャパシタに蓄積された前 記信号電荷および前記第1のキャパシタと前記分断トランジスタとを介して前記第2のキ ャパシタに蓄積された信号電荷をリセットするリセットトランジスタとを備え、

<u>前記リセットトランジスタをOFFにしているときの電位障壁が前記分断トランジスタ</u> をOFFにしているときの電位障壁より低くなるように、前記リセットトランジスタと前

<u>記分断トランジスタが形成され</u>る

ことを特徴とする撮像素子。

【請求項2】

前記光電変換素子から前記信号電荷を前記第1のキャパシタに転送する転送トランジス 20

タ、前記光電変換素子、前記第1、第2のキャパシタ、前記分断トランジスタ、前記増幅 トランジスタ、および前記リセットトランジスタを有し、受光面上に配置される複数の画 素を備え、

前記転送トランジスタ、前記分断トランジスタ、および前記リセットトランジスタは基 板上に半導体および電極を積層させることにより形成されるMOSFETであり、

前記転送トランジスタのゲート配線が延ばされ、前記転送トランジスタに前記信号電荷の転送を実行させる転送制御信号を流す制御線として前記ゲート配線が用いられる

ことを特徴とする請求項<u>1に</u>記載の撮像素子。

【請求項3】

前記光電変換素子から前記信号電荷を前記第1のキャパシタに転送する転送トランジス ¹⁰ タおよび前記光電変換素子を有する4つの画素、前記4つの画素の前記転送トランジスタ が並列に接続される単一の前記第1のキャパシタ、単一の前記第2のキャパシタ、単一の 前記分断トランジスタ、単一の前記リセットトランジスタ、単一の前記増幅トランジスタ 、および前記増幅トランジスタが生成した前記画素信号を出力する単一の選択トランジス タを有する複数の画素ブロックが、受光面上に配置されることを特徴とする請求項<u>1に</u>記 載の撮像素子。

【請求項4】

単一の前記画素ブロックが占める領域を4分割した4つの画素領域それぞれに、前記分 断トランジスタ、前記リセットトランジスタ、前記増幅トランジスタ、および前記選択ト ランジスタが分散されて配置されることを特徴とする請求項<u>3</u>に記載の撮像素子。

【請求項5】

前記分断トランジスタ、前記リセットトランジスタ、前記増幅トランジスタ、および前 記選択トランジスタは同じ方向に揃えられることを特徴とする請求項4に記載の撮像素子

【請求項6】

前記画素ブロック内において4つの前記画素は一列に並ぶように配置され、前記画素ブロック内の連続する3つの画素に前記分断トランジスタ、前記増幅トランジスタ、および前記選択トランジスタの順番に配置されることを特徴とする請求項<u>5</u>に記載の撮像素子。 【発明の詳細な説明】

【技術分野】

30

40

50

20

本発明は、強い光が入射しても相関二重サンプリング後の信号レベルが黒レベルになる ことを防ぐXYアドレス方式の撮像素子に関する。

【背景技術】

[0002]

従来の撮像素子には、リセットノイズを除去するために相関二重サンプリング/サンプ ルホールド(CDS/SH)回路が設けられている。CDS/SH回路では受光前に保持 したリセット時の信号レベルを受光後の画素信号の信号レベルから引くことにより、ノイ ズ成分が除去される。したがって、ノイズを除去するためには、取得したリセット時の信 号レベルが相関二重サンプリングに用いられるまで変動すること無く保持されることが必 要である。

【 0 0 0 3 】

CMOS撮像素子などのXYアドレス方式の撮像素子における相関二重サンプリングに ついて図27を用いて説明する。CMOS撮像素子の受光面には2次元状に画素20"が 設けられる。各画素20"にはフォトダイオード(PD)21"、フローティングディフ ュージョン(FD)22"、転送トランジスタ23"、リセットトランジスタ25"、増 幅トランジスタ26"、および行選択トランジスタ27"が設けられる。 【0004】

PD21 "により、受光量に応じた信号電荷が生成され、蓄積される。蓄積された信号 電荷は転送トランジスタ23 "を介してFD22 "に転送される。FD22 "の電位は、

(2)

転送された信号電荷により変化する。FD22 " に蓄積される信号電荷はリセットトラン ジスタ25 "により、電圧源Vddに排出可能である。FD22 "のリセット時に、FD 22 "の電位もリセットされる。

【 0 0 0 5 】

FD22"は増幅トランジスタ26"のゲートに接続され、FD22"の電位が電位信号である画素信号として増幅トランジスタ26"によって出力される。増幅トランジスタ26"は行選択トランジスタ27"に接続され、画素信号が画素から垂直出力線28"に出力される。

[0006]

垂直出力線28"は、下端においてCDS/SH回路13"に接続される。CDS/S ¹⁰ H回路13"では、図28に示すように各トランジスタが駆動されて、リセットノイズが 除去される。

【 0 0 0 7 】

タイミング t 1 において、読出す画素を選択する前にリセットトランジスタ25 "がO Nになっており(r 参照)、FD22"がリセットされる。タイミング t 2 において、 画素信号を読出す画素の行選択トランジスタ27"がONに切替えられ(s 1 参照)、 選択された画素20"から垂直出力線28"を介してCDS/SH回路13"までの間が 導通される。

[0008]

タイミングt3において、リセット時の電位信号であるリセット画素信号がCDS/S 20 H回路13"にサンプルホールドされる(shp参照)。タイミングt4において、転送トランジスタがONに切替えられ(t参照)、PD21"に蓄積された信号電荷がF D22"に転送される。

【 0 0 0 9 】

信号電荷のFD22"への転送が終わった後のタイミングt5において、信号電荷を保持したFD22"の電位信号である混入画素信号がCDS/SH回路13"にサンプルホールドされる(shd参照)。CDS/SH回路13"ではサンプルホールドしているリセット画素信号を混入画素信号から減じることにより、相関二重サンプリングを実行し、混入画素信号からリセットノイズを除去したデータ画素信号が生成される。

【 0 0 1 0 】

このようなCMOS撮像素子において、PD21 "において発生する信号電荷は転送ト ランジスタ23 "をONにするまでの間PD21 "に蓄積され、保持される。しかし、P D21 "に入射する光の光量が極めて大きい場合に、転送トランジスタ23 "をOFFに した状態において信号電荷がFD22 "に漏れることがある。

[0011]

信号電荷がFD22"に漏れると、本来のリセット画素信号に漏れた信号電荷による電 位が混入するため、リセット画素信号の信号レベルが本来の信号レベルより大きくなる。 この場合、本来の信号レベルより大きなリセット画素信号が混入画素信号から減じられる ため、本来飽和レベルであるはずのデータ画素信号の信号レベルが本来の信号レベルより 低下してゼロレベルになる黒化現象が発生することが問題であった。

【0012】

このような問題に対して、リセット時の電位信号の信号レベルに応じてリセット画素信 号を補正する構成が提案されている(特許文献1~特許文献3参照)。しかし、リセット 時の電位信号を監視する回路や補正する回路を設ける必要があるため、撮像素子が大型化 または構成が複雑化することが問題であった。

【特許文献1】特開2000-287131号公報 【特許文献2】特開2001-24949号公報 【特許文献3】特開2005-57612号公報 【発明の開示】 【発明が解決しようとする課題】

50

[0013]

したがって、本発明では、簡易な構成で黒化現象の発生を抑える撮像素子の提供を目的 とする。

【課題を解決するための手段】

[0014]

本発明の撮像素子は、受光量に応じた信号電荷を発生する光電変換素子と、光電変換素 子から転送されてくる信号電荷を蓄積し蓄積した信号電荷に応じて電位の変わる第1のキ ャパシタと、第1のキャパシタを介して光電変換素子から転送されてくる信号電荷を蓄積 し蓄積した信号電荷に応じて電位の変わる第2のキャパシタと、第1、第2のキャパシタ の間に接続されONのときに第1、第2のキャパシタ間を導通させOFFのときに第1、 第2のキャパシタ間を電気的に遮断する分断トランジスタと、第2のキャパシタの電位に 基づいた画素信号を生成する増幅トランジスタと、第1のキャパシタに接続されONのと きに第1のキャパシタに蓄積された信号電荷および第1のキャパシタと分断トランジスタ とを介して第2のキャパシタに蓄積された信号電荷をリセットするリセットトランジスタ とを備えることを特徴としている。

[0015]

なお、リセットトランジスタをOFFにしているときの電位障壁が分断トランジスタを OFFにしているときの電位障壁より低くなるように、リセットトランジスタと分断トラ ンジスタが形成されることが好ましい。

[0016]

また、光電変換素子から信号電荷を第1のキャパシタに転送する転送トランジスタ、光 電変換素子、第1、第2のキャパシタ、分断トランジスタ、増幅トランジスタ、およびリ セットトランジスタを有し受光面上に配置される複数の画素を備え、転送トランジスタ、 分断トランジスタ、およびリセットトランジスタは基板上に半導体および電極を積層させ ることにより形成されるMOSFETであり、転送トランジスタのゲート配線が延ばされ 転送トランジスタに信号電荷の転送を実行させる転送制御信号を流す制御線としてゲート 配線が用いられることが好ましい。

[0017]

あるいは、光電変換素子から信号電荷を第1のキャパシタに転送する転送トランジスタ および光電変換素子を有する4つの画素、4つの画素の転送トランジスタが並列に接続さ れる単一の第1のキャパシタ、単一の第2のキャパシタ、単一の分断トランジスタ、単一 のリセットトランジスタ、単一の増幅トランジスタ、および増幅トランジスタが生成した 画素信号を出力する単一の選択トランジスタを有する複数の画素ブロックが受光面上に配 置されることが好ましい。

[0018]

また、単一の前記画素ブロックが占める領域を4分割した4つの画素領域それぞれに、 分断トランジスタ、リセットトランジスタ、増幅トランジスタ、および選択トランジスタ が分散されて配置されることが好ましい。

[0019]

また、分断トランジスタ、リセットトランジスタ、増幅トランジスタ、および選択トラ 40 ンジスタは同じ方向に揃えられることが好ましい。

また、画素ブロック内において4つの前記画素は一列に並ぶように配置され、画素ブロ ック内の連続する3つの画素に分断トランジスタ、増幅トランジスタ、および選択トラン ジスタの順番に配置されることが好ましい。

- 【発明の効果】
- [0021]

本発明によれば、強い光を受光する場合であっても、第2のキャパシタに電荷が漏れ込 まないのでリセット画素信号の信号レベルを本来の信号レベルのまま維持することが可能 になる。したがって、黒化現象を防止することが可能になる。

10

20

【発明を実施するための最良の形態】

[0022]

以下、本発明の実施形態について図面を参照して説明する。

図1は、本発明の第1の実施形態を適用したCMOS撮像素子の全体構成を模式的に示 す構成図である。

[0023]

CMOS撮像素子10は、受光部11、垂直シフトレジスタ12、相関二重サンプリン グ/サンプルホールド(CDS/SH)回路13、水平シフトレジスタ14、水平出力線 15によって構成される。受光部11と垂直シフトレジスタ12は直接接続され、水平出 力線15はCDS/SH回路13を介して受光部11に接続される。

【0024】

受光部11の撮像面には複数の画素20がマトリックス状に配列される。個々の画素20において信号電荷が生成される。被写体像全体の画像信号は撮像面すべての画素20の 信号電荷に相当する画素信号の集合により構成される。生成した画素信号の読出しは画素 20毎に行われる。読出しを行う画素20は垂直シフトレジスタ12及び水平シフトレジ スタ14により直接的あるいは間接的に選択される。

【0025】

垂直シフトレジスタ12により画素20の行が選択される。選択された画素20から出 力される画素信号が、垂直出力線(図1において図示せず)を介してCDS/SH回路1 3により相関二重サンプリングされる。

[0026]

さらにCDS/SH回路13に保持される画素信号は水平シフトレジスタ14により選 択され、水平出力線15に出力される。水平出力線15に出力された画素信号は、例えば 、信号処理を行う信号処理回路(図示せず)に送られ、所定の処理が行われて被写体像全 体の画像信号に加工される。

[0027]

画素の構成についてさらに詳細に説明する。図2は受光部11における画素20の構成 を示す回路図である。画素20にはPD21(光電変換素子)、第1、第2のFD22a 、22b(第1、第2のキャパシタ)、転送トランジスタ23、分断トランジスタ24、 リセットトランジスタ25、増幅トランジスタ26、および行選択トランジスタ27が設 けられる。

【0028】

PD21は、転送トランジスタ23を介して第1のFD22aに接続される。また、第 1のFD22aは、分断トランジスタ24を介して第2のFD22bに接続される。第2 のFD22bは増幅トランジスタ26のゲートに接続される。増幅トランジスタ26のソ ースは、行選択トランジスタ27を介して垂直出力線28に接続される。

【0029】

PD21では画素20毎の受光量に応じて電荷が発生し、発生した電荷が蓄積される。 転送トランジスタ23がONになるときに、PD21に蓄積された信号電荷が第1のFD 22aに転送される。また、分断トランジスタ24がONになるときに、第1のFD22 aに転送された信号電荷の一部が第2のFD22bに転送される。

【 0 0 3 0 】

なお、第1、第2のFD22a、22bの電位は蓄積する電荷に応じて変わる。また、 分断トランジスタ24がONになるとき、第1のFD22aに転送または蓄積されていた 信号電荷の一部が第2のFD22bに転送され、第1、第2のFD22a、22bは等電 位となる。

【0031】

増幅トランジスタ26によって、第2のFD22bの電位に応じた信号電位が画素信号として出力可能となる。行選択トランジスタ27がONになるときに、増幅トランジスタ26によって出力可能となった画素信号が、垂直出力線28に出力される。

10

20

[0032]

転送トランジスタ23、分断トランジスタ24、および行選択トランジスタ27のゲー トは、それぞれ転送制御線(図2において図示せず)、分断制御線(図2において図示せ ず)、および行選択制御線(図2において図示せず)に接続される。転送制御線、分断制 御線、および行選択制御線それぞれには、垂直シフトレジスタ12からHIGH、LOW が切替わる転送信号 t、分断信号 sp、および行選択信号 s1が流される。 [0033]

なお、転送制御線、分断制御線、および行選択制御線は、画素20が並ぶ行毎にそれぞ れ設けられる。同じ行に配置される画素20の転送トランジスタ23、分断トランジスタ 2.4、および行選択トランジスタ2.7のゲートは、それぞれ同じ転送制御線、分断制御線 、および行選択制御線に接続され、同じタイミングでON/OFFが切替えられる。

[0034]

第1のFD22aは、リセットトランジスタ25を介して電圧源Vddに接続される。 リセットトランジスタ25がONになるときに、第1のFD22aに蓄積された電荷は電 圧源Vddに掃出されてリセットされる。また、分断トランジスタ24をONにしながら リセットトランジスタ25をONにすることにより、第2のFD22bに蓄積された電荷 も電圧源Vddに掃出されてリセットされる。

[0035]

第1、第2のFD22a、22bがリセットされることにより、第1、第2のFD22 a、22bの電位は電圧源Vddの電位からリセットトランジスタ25の閾値電圧を引い 20 た電位にリセットされる。

[0036]

リセットトランジスタ25のOFF状態での電位障壁は、分断トランジスタ24のOF F状態での電位障壁より低くなるように、形成される。なお、電位障壁の調整は、ゲート 電極に対向するp型半導体にドープする不純物の濃度を変えることにより調整される。 [0037]

リセットトランジスタ25のゲートは、リセット信号線(図2において図示せず)に接 続される。リセット信号線には、HIGH、LOWの切替わるリセット信号 rが垂直シ フトレジスタ12から流される。

[0038]

リセット信号線は、画素20が並ぶ行毎に設けられる。同じ行に配置される画素20の リセットトランジスタ25のゲートは、同じリセット信号線に接続され、同じタイミング で O N / O F F が 切替えられる。

[0039]

垂直出力線28は、受光部11を垂直に延びる線であり、同じ列の複数の画素20の行 選択トランジスタ27に接続される。垂直出力線28は、受光面の上方において電流源I ssに接続される。各行の垂直出力線28は、受光面の下方において別々にCDS/SH 回路13に接続される。

[0040]

CDS/SH回路13には、リセット時の画素信号であるリセット画素信号と信号電荷 蓄積時の画素信号である混入画素信号を保持する別々のキャパシタ(図示せず)が設けら れる。

[0041]

CDS/SH回路13に入力されるプレホールド信号 shpがHIGHであるときに リセット画素信号を保持するキャパシタ(図示せず)に垂直出力線28の電位に相当す る画素信号が保持される。CDS/SH回路13に入力されるデータホールド信号 sh dがHIGHであるときに、混入画素信号を保持するキャパシタ(図示せず)に垂直出力 線28の電位に相当する画素信号が保持される。なお、プレホールド信号 shp および データホールド信号 shdは垂直シフトレジスタ12から出力される。 [0042]

30

CDS/SH回路13の出力端子からは、混入画素信号からリセット画素信号を減じた データ画素信号が出力される。CDS/SH回路13の出力端子は、列選択トランジスタ 16を介して水平出力線15に接続される。したがって、列選択トランジスタ16をON にすることにより、データ画素信号が水平出力線15を介してCMOS撮像素子10から 出力される。

【0043】

なお、列選択トランジスタ16のゲートは、列選択信号線(図示せず)に接続される。 列選択信号線にはHIGH、LOWが切替わる列選択信号 scが接続される。各列選択 トランジスタ16には、水平シフトレジスタ14から定められたタイミングで列選択信号 scが流される。

[0044]

上述のような構成であるCMOS撮像素子10の撮像時の動作を図3のタイミングチャートを用いて説明する。併せて、各タイミングにおいてPD21、および第1、第2のF D22a、22bに蓄積される電荷を図4~図7のポテンシャルイメージを用いて説明する。

【0045】

なお、図4~図7において、PD21と第1のFD22aとを隔てる第1の壁部W1は 転送トランジスタ23のゲートを表している。また、第1のFD22aと第2のFD22 bとを隔てる第2の壁部W2は分断トランジスタ24のゲートを表している。また、第1 のFD22aと電圧源Vddとを隔てる第3の壁部W3はリセットトランジスタ25のゲ ートを表している。

【0046】

なお、図4は各トランジスタをOFFにして受光していない状態におけるPD21、第 1、第2のFD22a、22bに蓄積される電荷を示している。前述のように、リセット トランジスタ25の電位障壁が分断トランジスタ24の電位障壁より低いことは、図4に おいて第2の壁部W2が第3の壁部W3より高いことにより表される。

【0047】

画素20が選択される前、即ち行選択信号 s1がLOWであるt1のタイミングにお いて、リセット信号 r および分断信号 spがHIGHに維持される(図3参照)。こ の状態において、第1、第2のFD22a、22bはリセットされ第1、第2のFD22 a、22bに蓄積されていた信号電荷は電圧源Vddに排出される(図5参照)。このと き、第1、第2のFD22a、22bの電位は電圧源Vddの電位と略等電位である。な お、図5においてPD21は受光により生ずる信号電荷SCを蓄積中である。 【0048】

タイミングt2において、行選択信号 s1がHIGHに切替えられ、画素信号を出力 させる画素20が選択される(図3参照)。なお、行選択信号 s1は、相関二重サンプ リングが終了するまでHIGHに維持される。また、リセット信号 rおよび分断信号 spがLOWに切替えられ、第1、第2のFD22a、22bの電位は電圧源Vddの電 位からリセットノイズに相当する電位を減じた電位となる(図6ノイズ電荷成分NC参照)。

【0049】

タイミング t 3 において、プレホールド信号 shpがHIGHに切替えられる(図3 参照)。分断トランジスタ24はOFFであるので、第2のFD22bの電位に応じた電 位信号がノイズ画素信号としてCDS/SH回路13に入力され、サンプルホールドされ る。

[0050]

タイミング t 4 において、分断信号 s p が H I G H に 切替えられ、第1、第2の F D 2 2 a、2 2 b 間が導通される。また、転送信号 t が H I G H に 切替えられ、P D 2 1 に 蓄積された信号電荷 S C が 第1の F D 2 2 a、および 第1の F D 2 2 aを介して 第2の F D 2 2 b に 転送される (図7参照)。

10

20



【0051】

タイミング t 5 において、データホールド信号 shd がHIGHに切替えられ(図3 参照)、第2のFD22bの電位に応じた電位信号が混入画素信号としてCDS/SH回 路13に入力されサンプルホールドされる。CDS/SH回路13により、サンプルホー ルドされた混入画素信号からノイズ画素信号が減じられ、データ画素信号が生成される。 【0052】

タイミングt6では、1列目の列選択信号 scがHIGHに切替えられ、データ画素 信号がCDS/SH回路13から読出され、CMOS撮像素子10から出力される。また 、t6のタイミングの前に、行選択信号 s1はLOWに切替えられる。以後、2、3、 …、最終列の列選択信号 scが順番にHIGHに切替えられ、データ画素信号が順番に CMOS撮像素子10から出力される。

【0053】

上述の図 5 のポテンシャルイメージは、 P D 2 1 が飽和しない程度の光量の光を受光したときの P D 2 1、第1、第2の F D 2 2 a、2 2 b の電荷の蓄積状態を示している。ところで、 P D 2 1 に光量の極めて大きな光が入射するときの P D 2 1 および第1、第2の F D 2 2 a、2 2 b に蓄積される電荷について、図 8 を用いて説明する。 【0054】

大きな光量の光を受光すると、 P D 2 1 から飽和する信号電荷 S C が転送トランジスタ 2 3 から漏れ、すなわち第 1 の壁部 W 1 を超えて、第 1 の F D 2 2 a に侵入する。上述の タイミング t 1 では、第 1 の F D 2 2 a に侵入する信号電荷はそのまま電圧源 V d d に排 出されるので、第 1 、第 2 の F D 2 2 a、 2 2 b の電位は電圧源 V d d と等電位となる。 【 0 0 5 5 】

20

10

次にt2においてリセット信号 rをLOWに切替えると、転送トランジスタ23から 漏れてくる信号電荷が排出されないので、第1のFD22aに信号電荷が蓄積されていく 。前述のようにOFFの状態におけるリセットトランジスタ25の電位障壁が分断トラン ジスタ24の電位障壁より低いので、第1のFD22aに蓄積された信号電荷SCは、分 断トランジスタ24から漏れることと無く、リセットトランジスタ25から電圧源Vdd に漏れ出される(図9参照)。

【0056】

したがって、第2のFD22bの電位は、通常の光を受光するときと同様に、電圧源V 30 d d の電位からリセットノイズに相当する電位を減じた電位となる。したがって、リセッ ト終了後の第2のFD22bの電位は受光する光の光量に影響されない。前述のようにリ セット画素信号は第2のFD22bの電位信号なので、リセット画素信号も受光する光の 光量に影響されずに、本来のリセット時の信号レベルのままCDS/SH回路13に送信 される。

【0057】

以上のように第1の実施形態のCMOS撮像素子10によれば、リセット画素信号はリ セット時の信号レベルを維持したままCDS/SH回路13に送信されるので、黒化現象 の発生が防止される。

【0058】

また、従来のCMOS撮像素子では、PDから信号電荷が転送されるFDは1つであり 、転送ゲート電極を挟んでPDに隣接させる必要があった。一方、本実施形態では、電位 が画素信号として出力される第2のFD22bを、後述するように、PD21に隣接しな い構造で製造することが可能である。また、第2のFD22bの表面積を単一のFDを用 いるときに比べて小さくすることが出来る。PD21からの第2のFD22bの離間、お よび第2のFD22bの小型化により、第2のFD22bへの光漏れが防がれる。 【0059】

次に、図10~図15を用いて、画素20の構造について説明する。図10は受光部1 1の厚さ方向の断面を示す。基板層BLの受光面側に、第1、第2の配線層L1、L2を 順番に重ねることによって、受光部11が形成される。

[0060]

基板層 B L は、基板30、ゲートG によって構成される。基板30は、p型半導体層3 1、n型半導体層32、および素子分離領域33によって構成される。p型半導体層31 の受光面側の表面の一部に、複数の領域に分かれたn型半導体層32が埋設される。一つ の領域のn型半導体層32の表面をp型半導体層31によって覆うことにより、埋込みP D 21が形成される。

(9)

[0061**]**

また、2つの別の領域のn型半導体層32の間における基板30の表面が、SiO₂な どの絶縁膜(図示せず)を介してゲートGに接合される。2つの異なるn型半導体層32 、これらのn型半導体層32に挟まれるp型半導体層31、及びゲートGによってMOS FETが形成される。

【0062】

また、 p 型半導体層 3 1 は、受光面側から見て P D 2 1 、 n 型半導体層 3 2 、及びゲー ト G が接合される領域以外の領域において素子分離領域 3 3 に接合される。 【 0 0 6 3 】

図11は単位画素に相当する基板30の平面を示す。基板30には画素20毎に、埋込みPD21、およびp型半導体層31にn型半導体層32を埋設させて形成される第1~ 第6のn型半導体領域34n1~34n6が設けられる。PD21及び第1~第6のn型 半導体領域34n1~34n6は互いに離間するように配置される。なお、第2のn型半 導体領域34n2は隣接する第6のn型半導体領域34n6と一体的に形成される。 【0064】

なお、PD21と第1のn型半導体領域34n1に挟まれる第1のp型半導体領域35 p1、第1、第2のn型半導体領域34n1、34n2に挟まれる第2のp型半導体領域 35p2、第1、第3のn型半導体領域34n1、34n3に挟まれる第3のp型半導体 領域35p3、第4、第5のn型半導体領域34n4、34n5に挟まれる第4のp型半 導体領域35p4、および第5、第6のn型半導体領域34n5、34n6に挟まれる第 5のp型半導体領域35p5ではp型半導体層31が露出しており、後述するようにゲー トGが設けられる領域である。また、基板30において、PD21、第1~第6のn型半 導体領域34n1~34n6、および第1~第5のp型半導体領域35p1~35p5以 外の領域は、素子分離領域33である(図10参照)。

【0065】

図12は基板30に対するゲートの配置を示す。なお、図11において示したPD21 、および第1~第6のn型半導体領域34n1~34n6は、図12において破線を用い て表示する。

[0066]

第1~第5のp型半導体領域35p1~35p6それぞれに、SiO2などの絶縁膜を 介して転送ゲートTG、リセットゲートRG、分断ゲートSPG、行選択ゲートSLG、 および増幅ゲートAMPGを配置することにより、転送トランジスタ23、リセットトラ ンジスタ25、分断トランジスタ24、行選択トランジスタ27、および増幅トランジス タ26が形成される。

[0067]

なお、図13に示すように、転送ゲートTGは垂直シフトレジスタ12から行方向に沿って延ばされる。同じ行のすべての画素20には同じ転送ゲートTGが配置される。転送 ゲートTGは転送制御線として用いられ、前述の転送信号 tが流される。

[0068]

なお、第1、第3のn型半導体領域34n1、34n3は、転送され蓄積される電荷に 応じて電位が変わり、第1、第2のFD22a、22bとして機能する。 【0069】

図14は、第1の配線層L1を構成する配線の配置を示す。なお、図12において示したPD21、第1~第6のn型半導体領域34n1~34n6、転送ゲートTG、リセッ

10

30

20

トゲートRG、分断ゲートSPG、行選択ゲートSLG、および増幅ゲートAMPG、は、図14において破線を用いて表示する。

【 0 0 7 0 】

第1の配線層L1は、垂直出力線28、電源線36、および第1~第3の層内接続線3 7 s 1 ~ 3 7 s 3によって構成される。

[0071]

垂直出力線28は前述のように受光部11の垂直方向に延びる出力線であって、各画素20の行選択トランジスタ27のソースである第4のn型半導体領域34n4に接続される。なお、垂直出力線28と第4のn型半導体領域34n4とは、受光部11の厚さ方向に延びる第1の層間接続線38t1によって接続される。

【0072】

また、以下の説明における第2~第9の層間接続線38t2~38t9は、第1の層間 接続線38t1と同様に、受光部11の厚さ方向に延びる接続線であり、基板層BL、お よび第1、第2の配線層L1、L2を接続するために用いられる。

【0073】

また、電源線36は各列において垂直に延びるように設けられる。電源線36は第2の 層間接続線38t2によって第2のn型半導体領域34n2または第6のn型半導体領域 34n6に接続される。なお、電源線36の電位はVddに維持され、画素20に対する 電圧源Vddとして用いられる。

【0074】

また、第1の層内接続線37 s 1 は、第3の層間接続線38 t 3 によって第3の n 型半 導体領域34 n 3 に、第4の層間接続線38 t 4 によって増幅ゲート A M P G に接続され る。

[0075]

また、第2の層内接続線37s2は、第5の層間接続線38t5によってリセットゲートRGに接続される。なお、後述するように、第2の層内接続線37s2は、第2の配線層L2を構成するリセット制御線(図14において図示せず)に接続される。

【 0 0 7 6 】

また、第3の層内接続線37s3は、第6の層間接続線38t6によって行選択ゲート SLGに接続される。なお、後述するように、第3の層内接続線37s3は、第2の配線 層L2を構成する行選択制御線(図14において図示せず)に接続される。 【0077】

図15は、第2の配線層L2に設けられる配線の配置を示す。なお、図14において示したPD21、第1~第6のn型半導体領域34n1~34n6、転送ゲートTG、リセットゲートRG、分断ゲートSPG、行選択ゲートSLG、増幅ゲートAMPG、垂直出 力線28、電源線36、および第1~第3の層内接続線37s1~37s3は、図15に おいて破線を用いて表示する。

【0078】

第2の配線層L2は、リセット制御線39r、分断制御線39sp、および行選択制御 線39slによって構成される。なお、リセット制御線39r、分断制御線39sp、お よび行選択制御線39slは、リセットトランジスタ25、分断トランジスタ24、およ び行選択トランジスタ27それぞれに、前述のリセット信号 r、分断信号 sp、およ び行選択信号 slを送信するための制御線である。

【0079】

リセット制御線39rは、第7の層間接続線38t7によって第2の層内接続線37s 2に接続される。したがって、リセット制御線39rは、第2の層内接続線37sを介し てリセットゲートRGに接続される。

【0080】

また、分断制御線39spは、第8の層間接続線38t8によって分断ゲートSPGに 接続される。 10

20

30

[0081]

また、行選択制御線39s1は、第9の層間接続線38t9によって第3の層内接続線 37 s 3 に 接続 される。 したがって、 行選択制御線 39 s 1 は、 第 3 の 層内 接続線 37 s 3を介して行選択ゲートSLGに接続される。

[0082]

以上のようなCMOS撮像素子10の構造上の効果について、以下に説明する。通常の CMOS撮像素子の各画素には、スイッチに用いられるトランジスタとして転送トランジ スタ、リセットトランジスタ、および行選択トランジスタの3種類のトランジスタが設け られる。それゆえ、それぞれのトランジスタのON/OFFの切替をするための信号を流 す制御線は1行毎に3本必要である。

[0083]

一方、本実施形態では、上述のトランジスタに加えて、分断トランジスタ24が各画素 20に設けられるため、分断トランジスタ24の分断信号 spを流す制御線が必要とな るため、1行毎に4本必要である。

[0084]

受光面上に形成する制御線の太さおよび制御線同士の間隔は製造上の下限値がある。4 本の制御線をすべて第2の配線層L2に配置すると、図16に示すように、1本の制御線 39をPD21の上に設けざるを得なくなり、PD21に十分な光量の光を受光させられ なくなる点で問題となる。

[0085]

しかし、第1の実施形態では、基板層BLに形成される転送ゲートTGをそのまま転送 制御線として用いるので、第2の配線層L2に設ける制御線を減らすことが可能であって 、 PD21が光を受光する領域を広く維持することが可能となる。

[0086]

次に、本発明の第2の実施形態を適用したCMOS撮像素子について説明する。第2の 実施形態では、第1、第2のFD、リセットトランジスタ、分断トランジスタ、増幅トラ ンジスタ、および行選択トランジスタを垂直方向に連続して並ぶ4画素に共用させる構成 において、第1の実施形態と異なる。以下に、第1の実施形態と異なる点を中心に説明す る。なお、第1の実施形態と同じ機能を有する部位には、同じ符号を付する。

[0087]

図17に示すように、第1の実施形態と異なり、第2の実施形態のСМОS撮像素子1 00には、受光部11の受光面には複数の画素ブロック200Bがマトリックス状に配列 される。また、各画素ブロック200bの内部には4つの画素が配置される。

 $\begin{bmatrix} 0 & 0 & 8 & 3 \end{bmatrix}$

第1の実施形態と異なり、第2の実施形態では全画素読出しだけでなく、加算読出しも 可能である。なお、全画素読出しとは、生成した画素信号を画素200毎に読出すことで ある。また、加算読出しとは、同じ画素ブロック200B内の画素200の画素信号を加 算し、加算された画素信号を画素ブロック200B毎に読出すことである。

[0089]

読出しを行う画素200は垂直シフトレジスタ12および水平シフトレジスタ14によ り選択される。また、加算読出しを行うときの加算動作および読出しを行なう画素ブロッ ク200Bの選択も垂直シフトレジスタ12および水平シフトレジスタ14により実行さ れる。

[0090]

受光部11の構成についてさらに詳細に説明する。図18は画素ブロック200Bの回 路構成を示す回路図である。前述のように、受光部11には、複数の画素ブロック200 Bがマトリックス状に配置される。

[0091]

また、画素ブロック200B内部には、4個の画素200が1列に並ぶように配置され る。さらに、画素ブロック200Bには、第1、第2のFD22a、22b、リセットト

10

30

20

ランジスタ25、分断トランジスタ24、増幅トランジスタ26、および行選択トランジ スタ27が設けられる。

【0092】

各画素200には、PD21と転送トランジスタ23とが設けられる。転送トランジス タ23を制御するための転送制御線(図示せず)は行毎に設けられる。例えば、上から1 、2、3、4行目の画素200の転送トランジスタ23には、転送信号 t1、 t2、 t3、 t4が入力される。

[0093]

同じ画素ブロック200Bの各画素2000の4つの転送トランジスタ23はFD線29 に並列に接続される。FD線29は、第1のFD22aに接続される。また、第1のFD 10 22aは、分断トランジスタ24を介して第2のFD22bに接続される。第2のFD2 2bは増幅トランジスタ26のゲートに接続される。増幅トランジスタ26のソースは、 行選択トランジスタ27を介して垂直出力線28に接続される。

【0094】

同じ画素ブロック200Bの各画素200におけるPD21が蓄積する信号電荷が、転送トランジスタ23により第1のFD22aに転送される。なお、転送トランジスタ23 を導通させる時期を調整することにより、各画素200の信号電荷の個別読出しまたは加 算読出しのいずれかを実行可能である。

【0095】

なお、第1の実施形態と同様に、分断トランジスタ24が導通するときに、第1のFD ²⁰ 22 aに転送された信号電荷の一部が、第2のFD22bに転送される。また、第1の実 施形態と同様に、第1、第2のFD22a、22bの電位は蓄積する電荷に応じて変わる

[0096]

増幅トランジスタ26によって、第2のFD22bの電位に応じた信号電位が画素信号 として出力可能となる。行選択トランジスタ27がONになるときに、増幅トランジスタ 26によって出力可能となった画素信号が、垂直出力線28に出力される。

【0097】

分断トランジスタ24および行選択トランジスタ27のゲートは、それぞれ分断制御線 (図示せず)および行選択制御線(図示せず)に接続される。分断制御線、および行選択 制御線それぞれには、垂直シフトレジスタ12からHIGH、LOWが切替わる分断信号 sp、および行選択信号 slが流される。

30

【0098】

なお、分断制御線および行選択制御線は、画素ブロック200Bが並ぶ行毎にそれぞれ 設けられる。同じ行に配置される画素ブロック200Bの分断トランジスタ24および行 選択トランジスタ27のゲートは、それぞれ同じ分断制御線および行選択制御線に接続さ れ、同じタイミングでON/OFFが切替えられる。

[0099]

F D 線 2 9 は、リセットトランジスタ2 5 を介して電圧源 V d d に接続される。第1の 実施形態と同様に、リセットトランジスタ2 5 がONになるときに、第1のFD2 2 a に 蓄積された電荷は電圧源 V d d に掃き出されてリセットされる。また、第1の実施形態と 同様に、分断トランジスタ2 4 をONにしながらリセットトランジスタ2 5 をONにする ことにより、第2のFD2 2 b に蓄積された電荷も電圧源 V d d に吐き出されてリセット される。

[0100]

なお、第1の実施形態と同様に、リセットトランジスタ25の電位障壁は、分断トラン ジスタ24の電位障壁より低くなるように、形成される。

[0101]

リセットトランジスタ25のゲートは、リセット制御線(図示せず)に接続される。リ セット制御線には、HIGH、LOWの切替わるリセット信号 rが垂直シフトレジスタ 50

12から流される。リセット制御線は、画素ブロック200Bが並ぶ行毎に設けられる。 同じ行に配置される画素ブロック200Bのリセットトランジスタ15のゲートは、同じ リセット制御線に接続され、同じタイミングでON/OFFが切替えられる。

【0102】

垂直出力線28は、受光部11を垂直に延びる線であり、同じ列の複数の画素ブロック 200Bにおける行選択トランジスタ27に接続される。垂直出力線28は、受光面の上 方において電流源Issに接続される。各行の垂直出力線28は、受光面の下方において 別々にCDS/SH回路13に接続される。

【0103】

第1の実施形態と同様に、CDS/SH回路13により、リセット画素信号と混入画素 ¹⁰ 信号とに対して相関二重サンプリングが施される。相関二重サンプリングにより、データ 画素信号が出力可能となる。第1の実施形態と同様に、データ画素信号は、列選択トラン ジスタ16および水平出力線15を介してCMOS撮像素子100から出力される。 【0104】

上述のような構成であるCMOS撮像素子100の全画素読出し時の動作を図19のタ イミングチャートを用いて説明する。

【0105】

画素ブロック200Bが選択される前、即ち行選択信号 slがLOWであるt1のタ イミングにおいて、リセット信号 rおよび分断信号 spがHIGHに維持される。第 1の実施形態と同じく、この状態において第1、第2のFD22a、22bはリセットさ ² れ第1、第2のFD22a、22bに蓄積されていた信号電荷は電圧源Vddに排出され る。

20

[0106]

タイミングt2において、行選択信号 slがHIGHに切替えられ、画素信号を出力 させる画素ブロック200Bが選択される。なお、行選択信号 slは、相関二重サンプ リングが終了するまでHIGHに維持される。また、リセット信号 rおよび分断信号 spがLOWに切替えられる。

[0107]

タイミングt3において、プレホールド信号 shpがHIGHに切替えられる。分断 トランジスタ24はOFFであるので、第2のFD22bの電位に応じた電位信号がノイ 30 ズ画素信号としてCDS/SH回路13に入力され、サンプルホールドされる。 【0108】

タイミング t 4 において、分断信号 s p が H I G H に切替えられ、第1、第2の F D 2 2 a、2 2 b 間が導通される。また、画素ブロック 2 0 0 B の第1 行目の転送信号 t 1 が H I G H に切替えられ、画素ブロック 2 0 0 B の第1 行目の画素 2 0 0 の P D 2 1 に 蓄積された信号電荷が第1の F D 2 2 a、および第1の F D 2 2 aを介して第2の F D 2 2 b に転送される。

[0109]

タイミングt5において、データホールド信号 shdがHIGHに切替えられ、第2 のFD22bの電位に応じた電位信号が混入画素信号としてCDS/SH回路13に入力 ⁴⁰ されサンプルホールドされる。CDS/SH回路13により、サンプルホールドされた混 入画素信号からノイズ画素信号が減じられ、データ画素信号が生成される。 【0110】

タイミングt6では、1列目の列選択信号 scがHIGHに切替えられ、データ画素 信号がCDS/SH回路13から読出され、CMOS撮像素子100から出力される。ま た、t6のタイミングの前に、行選択信号 slは一旦LOWに切替えられる。以後、2 、3、…、最終列の列選択信号 scが順番にHIGHに切替えられ、データ画素信号が 順番にCMOS撮像素子100から出力される。

【0111】

最終列の列選択信号 scがHIGHからLOWに切替えられた後のタイミングt7で 50

は、タイミングt2で選択された行と同じ画素ブロック200Bの行の行選択信号 s1 がHIGHに、リセット信号 rおよび分断信号 spがLOWに切替えられる。タイミ ングt8では、タイミングt3と同じく、プレホールド信号 shpがHIGHに切替え られる。

【 0 1 1 2 】

タイミング t 9 では、タイミング t 4 と同じく、分断信号 s p が H I G H に切替えら れる。一方、タイミング t 4 と異なり、画素ブロック 2 0 0 B の第 2 行目の転送信号 t 2 が H I G H に切替えられ、画素ブロック 2 0 0 B の第 2 行目の画素 2 0 0 の P D 2 1 に 蓄積された信号電荷が第 1 の F D 2 2 a、および第 1 の F D 2 2 aを介して第 2 の F D 2 2 b に転送される。

【0113】

以後は、タイミング t 5、タイミング t 6 と同様にして、データ画素信号が順番に C M O S 撮像素子 1 0 0 から出力される。

【0114】

以後タイミングt2~t6と同様の動作を実行しながら、第3、第4行目の転送信号を HIGHに切替える(タイミングt10、タイミングt11参照)ことにより、単一の行 の画素ブロック200Bの4行に並ぶ画素200からデータ画素信号が出力される。

【 0 1 1 5 】

上述のような構成であるCMOS撮像素子200の加算読出し時の動作を図20のタイ ミングチャートを用いて説明する。

[0116]

加算読出しにおいては、同じ画素ブロック200Bの1、3行目の画素200の信号電荷が同時に第1、第2のFD22a、22bに転送され、1、3行目の画素200の信号 電荷の合計に応じたデータ画素信号が出力される。また、同じ画素ブロック200Bの2 、4行目の画素200の信号電荷が第1、第2のFD22a、22bに転送され、2、4 行目の画素200の信号電荷の合計に応じたデータ画素信号が出力される。

[0 1 1 7 **]**

プレホールド信号をHIGHに切替えるまでは(図19タイミングt1~タイミングt 3参照)、全画素読出しとまったく同じ動作が実行される。

【0118】

プレホールド信号をHIGHに切替えた後のタイミングt1(図20参照)において、 分断信号 spがHIGHに切替えられ、第1、第2のFD22a、22b間が導通され る。また、画素プロック200Bの第1、第3行目の転送信号 t1、 t3がHIGH に切替えられ、画素プロック200Bの第1、第3行目の画素200のPD21に蓄積さ れた信号電荷が第1、第2のFD22a、22bに転送される。

【0119】

以後は、全画素読出しとまったく同じ動作が実行され、全列における加算されたデータ 画素信号が順番にCMOS撮像素子100から出力される。同じ行の画素ブロック200 B内の第1、第3行目の画素200からの加算化した画素信号の出力が終わると、またプ レホールド信号をHIGHに切替えるまで、全画素読出しとまったく同じ動作が実行され る(図19タイミングt7、タイミングt8参照)。

【 0 1 2 0 】

プレホールド信号をHIGHに切替えた後のタイミングt2において、分断信号 sp がHIGHに切替えられ、第1、第2のFD22a、22b間が導通される。また、画素 ブロック200Bの第2、第4行目の転送信号 t2、 t4がHIGHに切替えられ、 画素ブロック200Bの第2、第4行目の画素200のPD21に蓄積された信号電荷が 第1、第2のFD22a、22bに転送される。

【0121】

以後は、全画素読出しとまったく同じ動作が実行され、全列における加算されたデータ 画素信号が順番にCMOS撮像素子100から出力される。 10

20

30

[0122]

以上のような構成である第2の実施形態のCMOS撮像素子100によっても、リセット画素信号はリセット時の信号レベルを維持したままCDS/SH回路13に送信されるので、黒化現象の発生が防止される。

【0123】

また、リセットトランジスタ25、分断トランジスタ24、増幅トランジスタ26、および行選択トランジスタ27を4つの画素200に対して、一つずつ共用させる構成なので、受光部11の表面積に占めるPD21の開口の面積の割合を増加させることが可能である。

[0124]

10

また、第1の実施形態と異なり、CMOS撮像素子100に全画素読出し、または加算 読出しを実行させることが可能となる。

【0125】

次に、図21~図24を用いて、画素ブロック200Bの構造について説明する。第2 の実施形態のCMOS撮像素子100の受光部11も、第1の実施形態と同様に、基板層 BL上に、第1、第2の配線層L1、L2を重ねることによって形成される(図10参照)。

【0126】

また、第1の実施形態と同じく、基板層BLはp、n型半導体層31、32および素子 分離領域33を有する基板30とゲートGとによって構成される。また、第1の実施形態 ²⁰ と同じく、基板30には埋込みPD21が形成される。

【0127】

図21は、画素ブロック200Bに相当する基板30の平面図である。画素ブロック2 00Bは、列方向に連続する4つの単位画素領域40上に形成される。単位画素領域40 内に単一の画素200が形成される。

【0128】

画素200毎に埋込みPD21、およびp型半導体層31にn型半導体層32を埋設さ せて形成される第1のn型半導体領域340n1が設けられる。また、PD21と第1の n型半導体領域340p1とに挟まれる第1のp型半導体領域350p1はp型半導体層 31が露出しており、転送ゲート(図21において図示せず)が設けられる。 【0129】

また、画素ブロック200Bにおける上から1行目の単位画素領域40内には、第2、 第3のn型半導体領域340n2、340n3、2行目の単位画素領域40内には、第4 、第5のn型半導体領域340n4、340n5、3行目の単位画素領域40内には、第 6、第7のn型半導体領域340n6、340n7、4行目の単位画素領域40内には、 第8、第9のn型半導体領域340n8、340n9が設けられる。 【0130】

なお、第2~第9のn型半導体領域340n2~340n9は、画素200の列方向に 平行となるように配置される。また、第2、第4、第6、および第8のn型半導体領域3 40n2、340n4、340n6、340n8は、それぞれの単位画素領域40の中で 相対的に同じ位置に設けられる。また、第3、第5、第7、第9のn型半導体領域340 n3、340n5、340n7、340n9は、それぞれの単位画素領域40の中で相対 的に同じ位置に設けられる。

【0131】

また、第2、第3のn型半導体領域340n2、340n3に挟まれる第2のp型半導体領域350p2、第4、第5のn型半導体領域340n4、340n5に挟まれる第3のp型半導体領域350p3、第6、第7のn型半導体領域340n6、340n7に挟まれる第4のp型半導体領域350p4、第8、第9のn型半導体領域340n8、340n9に挟まれる第5のp型半導体領域350p5にはp型半導体層が露出しており、後述のようにゲートGが設けられる。

30

(16)

[0132]

基板30表面において、PD21、第1~第9のn型半導体領域340n1~340n 9、および第1~第5のp型半導体領域350p1~350p5以外の領域は素子分離領 域33である。

【0133】

図22は、基板30に対するゲートの配置を示す。前述のように、第1のp型半導体領 域350p1には、SiO2などの絶縁膜を介して転送ゲートTGが設けられる。また、 第2、第3、第4、第5のp型半導体領域350p2、350p3、350p4、350 p5それぞれには、絶縁膜を介してリセットゲートRG、分断ゲートSPG、増幅ゲート AMPG、および行選択ゲートSLGが配置される。

【0134】

図23は、第1の配線層L1を構成する配線の配置を示す。第1の配線層L1は、FD 線29、垂直出力線28、第1~第6の層内接続線370s1~370s6によって構成 される。

[0135]

F D 線 2 9 は、列方向に延びる線であって、同じ画素ブロック 2 0 0 B の 4 つの画素 2 0 0 の転送トランジスタ 2 3 のソースである第 1 の n 型半導体領域 3 4 0 n 1 に接続される。なお、F D 線 2 9 と第 1 の n 型半導体領域 3 4 0 n 1 は、第 1 の層間接続線 3 8 0 t 1 によって接続される。

[0136]

また、以下の説明における第2~第16の層間接続線380t2~380t16は、第 1の層間接続線380t1と同様に、受光部11の厚さ方向に延びる接続線であり、基板 層 B L、および第1、第2の配線層L1、L2を接続するために用いられる。また、FD 線29は、第2の層間接続線380t2によりリセットトランジスタ25のソースである 第3のn型半導体領域340n3に接続される。

【 0 1 3 7 】

垂直出力線28も列方向に延びる線であって、同じ列に配置される画素ブロック200 Bの行選択トランジスタ27のソースである第9のn型半導体領域340n9に第3の層 間接続線380t3によって接続される。また、垂直出力線28は、同じ列に配置される 画素ブロック200Bの分断トランジスタ24のドレインである第4のn型半導体領域3 40n4に第4の層間接続線380t4によって接続される。

【0138】

第1の層内接続線370s1は、第5の層間接続線380t5によって分断トランジス タ24のソースである第5のn型半導体領域340n5に、また第6の層間接続線380 t6によって増幅ゲートAMPGに接続される。

【0139】

第2の層内接続線370s2は、第7の層間接続線380t7によって増幅トランジス タ26のソースである第7のn型半導体領域340n7に、また第8の層間接続線380 t8によって行選択トランジスタ27のドレインである第8のn型半導体領域340n8 に接続される。

[0140]

第3の層内接続線370s3は、第9の層間接続線380t9によって各画素200の 転送ゲートTGに接続される。第4の層内接続線370s4は、第10の層間接続線38 0t10によってリセットゲートRGに接続される。第5の層内接続線370s5は、第 11の層間接続線380t11によって分断ゲートSPGに接続される。第6の層内接続 線370s6は、第12の層間接続線380t12によって行選択ゲートSLGに接続さ れる。

[0141]

図24は、第2の配線層L2を構成する配線の配置を示す。第2の配線層L2は、転送 制御線39t、リセット制御線39r、分断制御線39sp、および行選択制御線39s ⁵⁰

10

1 によって構成される。なお、基板30を接地するための接地線39g、およびFD線2 9と垂直出力線28との間を遮光するための遮光板39shも第2の配線層L2に配置される。

【0142】

転送制御線39tは行方向に延びる制御線であり、画素200が並ぶ行毎に設けられ、 第13の層間接続線380t13によって第3の層内接続線370s3に接続される。し たがって、転送制御線39tは第3の層内接続線370s3を介して、転送ゲートTGに 接続される。

【0143】

リセット制御線39rは行方向に延びる制御線であり、画素ブロック200Bの1行目 10 の画素200が並ぶ行毎に設けられ、第14の層間接続線380t14によって第4の層 内接続線370s4に接続される。したがって、リセット制御線39rは第4の層内接続 線370s4を介してリセットゲートRGに接続される。

【0144】

分断制御線39spは行方向に延びる制御線であり、画素ブロック200Bの2行目の 画素200が並ぶ行毎に設けられ、第15の層間接続線380t15によって第5の層内 接続線370s5に接続される。したがって、分断制御線39spは第5の層内接続線3 70s5を介して分断ゲートSPGに接続される。

【0145】

行選択制御線39s1は行方向に延びる制御線であり、画素ブロック200Bの4行目 20の画素200が並ぶ行毎に設けられ、第16の層間接続線380t16によって第6の層内接続線370s6に接続される。したがって、行選択制御線39s1は第6の層内接続線370s6を介して行選択ゲートSLGに接続される。

【0146】

なお、前述の接地線39gは行方向に延び、画素ブロック200Bの3行目の画素200が並ぶ行毎に設けられる。基板30と接地線39gとを接続することにより、基板30が接地される。

【0147】

以上のような第2の実施形態のCMOS撮像素子100の構造によれば、リセットトランジスタ25、分断トランジスタ24、増幅トランジスタ26、および行選択トランジス ³⁰ タ27を4つの画素200で共用しながら、単位画素領域40に設けられるトランジスタの個数を一致させることが可能になる。

[0148]

例えば、画素ブロック200Bの1行目の単位画素領域40には転送トランジスタ23 とリセットトランジスタ25とが、2行目の単位画素領域40には転送トランジスタ23 と分断トランジスタ24とが、3行目の単位画素領域40には転送トランジスタ23と増 幅トランジスタ26とが、4行目の単位画素領域40には転送トランジスタ23と行選択 トランジスタ27とが設けられる。

[0149]

このように、単位画素領域40に設けられるトランジスタの個数を一致させることによ り、PD21の開口率を増加させることが可能である。一部の単位画素領域40に多くの トランジスタが形成されると、当該単位画素領域40においてPD21を形成する領域が 狭くなる。一方で、本実施形態では、共用するトランジスタが分散されるので、PD21 の開口率を増加可能となる。

[0150]

また、単位画素領域40に設けられるトランジスタの個数を一致させることにより、全 画素200に対して規則的なトランジスタの配置が可能となるため、各画素200の特性 のバラつきが改善される。

【0151】

また、以上のような第2の実施形態のCMOS撮像素子100の構造によれば、第2~ 50

第9のn型半導体領域340n2~340n9が画素200の列方向に平行となるように 配置されることにより、4つの画素200で共用されるリセットトランジスタ25、分断 トランジスタ24、増幅トランジスタ26、および行選択トランジスタ27は同じ向きに なるように、形成される。

【0152】

CMOS撮像素子の製造においては、層毎に異なるフォトマスクを用いて露光すること により各層が形成される。半導体基板形成時とゲート電極形成時との間にフォトマスクの 位置ズレが生じるが、これらのトランジスタの向きが同じであれば位置ズレの影響も同じ となる。それゆえ、画素信号のばらつきの発生を防ぐことが可能になる。

【0153】

10

また、以上のような第2の実施形態のCMOS撮像素子100の構造によれば、分断ト ランジスタ24、増幅トランジスタ26、および行選択トランジスタ27が順番に連続し て並ぶように形成されるので、PD21の開口率が改善される。

【0154】

前述のように、増幅トランジスタ26は分断トランジスタ24と行選択トランジスタ2 7とに接続されるので、第1の配線層L1に増幅トランジスタ26と分断トランジスタ2 4とを接続する接続線および増幅トランジスタ26と行選択トランジスタ27とを接続す る接続線が形成される必要がある。

【0155】

したがって、分断トランジスタ24、増幅トランジスタ26、および行選択トランジス 20 タ27の配置の順番の変更する場合には、図25に示すように、増幅トランジスタ26と 分断トランジスタ24とを接続する層内接続線370'、および増幅トランジスタ26と 行選択トランジスタ27とを接続する層内接続線370"が2列に並ぶため、PD21' の行方向の長さが短くなる。

【0156】

また、これらの間にリセットトランジスタ25などを配置する場合には、図26に示す ように、リセットトランジスタ25とFD線29との接続点41'、および増幅トランジ スタ26と分断トランジスタ37と接続する層内接続線370"を重ねないようにするた めにFD線29と垂直出力線28との間隔を広げる必要がある。したがって、PD21' の行方向の長さが短くなる。

【0157】

一方、本実施形態では、前述のように分断トランジスタ24、増幅トランジスタ26、 および行選択トランジスタ27が順番に連続して並ぶので、PD21を行方向に長くする ことが可能であり、開口率の増加が可能である。

【0158】

なお、第1、第2の実施形態では、OFFにしているときの電位障壁がリセットトラン ジスタ25より分断トランジスタ24の方が低くなるように形成される。しかし、分断ト ランジスタ24をOFFにしているときの電位障壁をどのように定めてもよい。分断トラ ンジスタ24をOFFにしているときの電位障壁は、リセットトランジスタ25と同じで も、高くてもよい。

【0159】

PD21から漏れ出た信号電荷がさらに第1のFD22aから溢れる前に、第2のFD 22bからリセット画素信号を出力できれば黒化現象を防止することは可能である。ただ し、PD21から信号電荷が漏れ出す場合には、第1、第2のFD22a、22bのリセ ット後からリセット画素信号を出力する前に第1のFD22aから信号電荷が溢れる可能 性が高い。したがって、第1、第2の実施形態のように、OFFにしているときの電位障 壁がリセットトランジスタ25より低くなるように、分断トランジスタ24を形成するこ とが好ましい。

【0160】

また、第1の実施形態では転送ゲートTGを転送制御線として用いる構成であるが、図 50

(18)

16に示すように、転送制御線を第2の配線層L2に設ける構成であってもよい。転送制 御線を第2の配線層L2に設けても、黒化現象を防ぐことは可能である。ただし、第1の 実施形態のように転送ゲートTGを転送制御線として用いることが、開口率を増加させる ために好ましい。

【0161】

また、第2の実施形態では、リセットトランジスタ25、分断トランジスタ24、増幅 トランジスタ26、および行選択トランジスタ27が同じ画素ブロック200Bの4つの 画素200に別々に分散させて配置される構成であるが、分散させなくてもよい。分散さ せなくても、黒化現象を防ぐことは可能である。ただし、第2の実施形態のように、4つ のトランジスタを画素ブロック200Bの中で分散させて配置させることが、開口率を増 加させるために好ましい。

【0162】

また、第2の実施形態では、リセットトランジスタ25、分断トランジスタ24、増幅 トランジスタ26、および行選択トランジスタ27が同じ向きとなるように形成される構 成であるが、同じ向きでなくてもよい。同じ向きでなくても、黒化現象を防止することは 可能である。ただし、第2の実施形態のように、同じ向きを向くようにリセットトランジ スタ25、分断トランジスタ24、増幅トランジスタ26、および行選択トランジスタ2 7を形成することが、画素信号のバラつきを防ぐために好ましい。

【0163】

また、第2の実施形態において、分断トランジスタ24、増幅トランジスタ26、およ 20 び行選択トランジスタ27が順番に連続して並ぶように配置される構成であるが、順番が 異なっていてもよいし、連続していなくてもよい。このような順番で連続して並ぶように 配置されなくても、黒化現象を防ぐことは可能である。ただし、第2の実施形態のように 、これらのトランジスタを順番に連続して並ぶように配置することが、開口率の増加のた めに好ましい。

[0164]

また、第1、第2の実施形態において、画素20、200に第1、第2のFD22a、 22bを形成したが、フローティングゲートであってもよく、転送された信号電荷に応じ て電位が変わるいかなるキャパシタであってもよい。

【0165】

30

10

また、第1、第2の実施形態において、受光部11の各トランジスタはMOSFETで あるが、他のいかなるトランジスタであってもよい。さらに、本実施形態において、受光 部11に設けられたトランジスタはnチャンネル型であるが、pチャンネル型であっても よい。ただし、pチャンネル型である場合は、各トランジスタの接続において電圧の高低 を入れ替える必要がある。

[0166**]**

また、第1、第2の実施形態における撮像素子はCMOS撮像素子であるが、他のXY アドレス方式の撮像素子にも適用可能である。

【図面の簡単な説明】

【0167】

40

【図1】本発明の第1の実施形態を適用したCMOS撮像素子の全体構成を模式的に示す 構成図である。

【図2】第1の実施形態の画素の構成を示す回路図である。

【図3】第1の実施形態のCMOS撮像素子の読出し時の動作について説明するためのタ イミングチャートである。

【図4】各トランジスタをOFFにしたまま、光を受光していない状態におけるPD、第 1、第2のFDに蓄積される電荷を示す概念図である。

【図5】タイミングt1におけるPD、第1、第2のFDに蓄積される電荷を示す概念図である。

【図 6 】タイミング t 2 における P D 、第 1 、第 2 の F D に蓄積される電荷を示す概念図 50

である。

【図7】タイミングt4におけるPD、第1、第2のFDに蓄積される電荷を示す概念図 である。 【図8】タイミングt1において、PDに光量の極めて大きな光が入射するときのPD、 第1、第2のFDに蓄積される電荷を示す概念図である。 【図9】タイミングt2において、PDに光量の極めて大きな光が入射するときのPD、 第1、第2のFDに蓄積される電荷を示す概念図である。 【図10】受光部の厚さ方向の断面図である。 【図11】単位画素に相当する基板の平面図である。 10 【図12】図11の基板に対するゲートの配置図である。 【図13】転送ゲートの形状を示す図である。 【図14】第1の実施形態における第1の配線層を構成する配線の配置図である。 【図15】第1の実施形態における第2の配線層を構成する配線の配置図である。 【図16】第2の配線層に4本の制御線を設ける場合におけるそれぞれの制御線の配置図 である。 【図17】本発明の第2の実施形態を適用したCMOS撮像素子の全体構成を模式的に示 す構成図である。 【図18】第2の実施形態の画素ブロックの回路構成を示す回路図である。 【図19】全画素読出しを行うときのCMOS撮像素子の動作を説明するためのタイミン 20 グチャートである。 【図20】加算読出しを行うときのCMOS撮像素子の動作を説明するためのタイミング チャートである。 【図21】画素ブロックに相当する基板の平面図である。 【図22】図21の基板に対するゲートの配置図である。 【図23】第2の実施形態における第1の配線層を構成する配線の配置図である。 【図24】第2の実施形態における第2の配線層を構成する配線の配置図である。 【図25】分断トランジスタ、増幅トランジスタ、行選択トランジスタの順番で配置しな かった場合の第1の配線層を構成する配線の配置図である。 【図26】分断トランジスタと増幅トランジスタとの間にリセットトランジスタを配置し 30 た場合の第1の配線層を構成する配線の配置図である。 【図27】従来のCMOS撮像素子における画素の構成を示す回路図である。 【図28】従来のCMOS撮像素子の撮像時の動作を説明するためのタイミングチャート である。 【符号の説明】 **[**0168**]** 10、100 CMOS撮像素子 20、200、20" 画素 200B 画素ブロック 21、21" フォトダイオード(PD) 40 22a、22b 第1、第2のフローティングディフュージョン(FD) 2.4 分断トランジスタ 25、25" リセットトランジスタ 26、26" 増幅トランジスタ 27、27" 行選択トランジスタ 垂直出力線 28、28" 29 FD線 34n1~34n6 第1~第6のn型半導体領域 340n1~340n9 第1~第9のn型半導体領域 35p1~35p6 第1~第5のp型半導体領域 50 350 p1~350 p6 第1~第5 の p 型半導体領域

(20)

39r、39s1、39sp、39t リセット制御線、行選択制御線、分断制御線、 転送制御線

40 単位画素領域

AMPG、RG、TG、SLG、SPG 増幅ゲート、リセットゲート、転送ゲート、 行選択ゲート、分断ゲート

SC 信号電荷

Vdd 電源線

W1、W2、W3 第1、第2、第3の壁部

【図1】

【図2】







【図4】





【図5】



【図6】





【図8】





【図9】



【図10】





【図12】





【図13】



【図14】



【図15】



【図16】

(25)



【図17】









【図19】



【図20】



【図21】



【図22】







(27)



【図25】

200B

340n9



【図26】



380t12

38Ót3







フロントページの続き

審査官 若林 治男

(56)参考文献 特開2007-150818(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 4 N 5 / 3 0 - 5 / 3 7 8 H 0 4 N 5 / 2 2 2 - 5 / 2 5 7 H 0 1 L 2 7 / 1 4 6