(12)特許公報(B2)

(11) 特許番号

特許第6528545号

(P6528545)

(45) 発行日 令和1年6月12日(2019.6.12)

(24) 登録日 令和1年5月24日 (2019.5.24)

Н

(19) 日本国特許庁(JP)

(51) Int.Cl.		
HO1L	21/338	(2006.01)
HO1L	29/778	(2006.01)
HO1L	29/812	(2006.01)

FΙ HO1L 29/80

Π

(21) 出願番号	特願2015-112804 (P2015-112804)	(73)特許権者	皆 000005223
(22) 出願日	平成27年6月3日 (2015.6.3)		富士通株式会社
(65) 公開番号	特開2016-225556 (P2016-225556A)		神奈川県川崎市中原区上小田中4丁目1番
(43) 公開日	平成28年12月28日 (2016.12.28)		1号
審査請求日	平成30年3月6日 (2018.3.6)	(74)代理人	100092978
			弁理士 真田 有
		(74) 代理人	100112678
			弁理士 山本 雅久
		(72)発明者	遠藤 聡
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		審査官	杉山 芳弘
			最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、 前記電子走行層は、III-V族化合物半導体からなり、第1層、第2層及び第3層が 順に積層された構造を有し、前記第2層は前記第1層及び前記第3層よりも電子の有効質 量の軽い半導体からなり、前記第2層の伝導帯のエネルギが前記第1層及び前記第3層の 伝導帯のエネルギよりも低く、前記第1層と前記第2層との界面及び前記第2層と前記第 3層との界面に、前記III-V族化合物半導体のV族元素が、前記III-V族化合物 半導体の前記V族元素よりも原子半径の大きいV族元素で置換された混晶領域を有し、 前記III-V族化合物半導体の前記V族元素はAsであり、前記III-V族化合物

10

半導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とす る半導体装置。

【請求項2】

前記電子走行層は、前記第1層としてInGaAs層、前記第2層としてInAs層、 前記第3層としてInGaAs層が順に積層された構造を有することを特徴とする、請求 項1に記載の半導体装置。

【請求項3】

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、 前記電子走行層は、III-V族化合物半導体からなり、第1層、第2層及び第3層が 順に積層された構造を有し、前記第2層は前記第1層及び前記第3層よりも電子の有効質 量の軽い半導体からなり、前記第2層の伝導帯のエネルギが前記第1層及び前記第3層の 伝導帯のエネルギよりも低く、前記第1層と前記第2層との界面及び前記第2層と前記第 3層との界面に、前記III-V族化合物半導体のV族元素が、前記III-V族化合物 半導体の前記V族元素よりも原子半径の大きいV族元素で置換された混晶領域を有し、

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はAsであることを特徴とす<u>る</u> 半導体装置。

【請求項4】

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、

 前記電子走行層は、III-V族化合物半導体からなり、第1層、第2層及び第3層が
 10

 順に積層された構造を有し、前記第2層は前記第1層及び前記第3層よりも電子の有効質
 量の軽い半導体からなり、前記第2層の伝導帯のエネルギが前記第1層及び前記第3層の

 伝導帯のエネルギよりも低く、前記第1層と前記第2層との界面及び前記第2層と前記第

 3層との界面に、前記III-V族化合物半導体のV族元素が、前記III-V族化合物

 半導体の前記V族元素よりも原子半径の大きいV族元素で置換された混晶領域を有し、

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とす<u>る</u> 半導体装置。

【請求項5】

前記電子走行層は、前記第1層としてInGaP層、前記第2層としてInP層、前記 ²⁰ 第3層としてInGaP層が順に積層された構造を有することを特徴とする、請求項<u>3又</u> は4に記載の半導体装置。

【請求項6】

前記半導体積層構造は、さらに下部バリア層を含み、前記下部バリア層、前記電子走行 層及び前記電子供給層が順に積層された構造を有し、前記電子走行層の前記第1層及び前 記第3層の伝導帯のエネルギが前記下部バリア層及び前記電子供給層の伝導帯のエネルギ よりも低いことを特徴とする、請求項1<u>~5のいずれか1項</u>に記載の半導体装置。

【請求項7】

前記混晶領域の伝導<u>帯</u>のエネルギは、前記第2層の伝導帯のエネルギよりも低いことを 特徴とする、請求項1~6のいずれか1項に記載の半導体装置。

【請求項8】

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程 を含み、

前記電子走行層を形成する工程は、

Ⅰ Ι Ι Ι - V 族化合物半導体からなる第1層を形成し、

前記第1層上に、前記第1層よりも電子の有効質量の軽いIII-V族化合物半導体からなり、伝導帯のエネルギが前記第1層よりも低い第2層を形成し、

前記第2層上に、前記第2層よりも電子の有効質量の重いIII-V族化合物半導体からなり、伝導帯のエネルギが前記第2層よりも高い第3層を形成する、各工程を含み、

さらに、前記第1層を形成する工程と前記第2層を形成する工程との間及び前記第2層 を形成する工程と前記第3層を形成する工程との間に、前記III・V族化合物半導体の V族元素よりも原子半径の大きいV族元素を照射する工程を含み、

前記III-V族化合物半導体の前記V族元素はAsであり、前記III-V族化合物 半導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とす る半導体装置の製造方法。

【請求項9】

前記電子走行層を形成する工程において、前記第1層としてInGaAs層を形成し、 前記第2層としてInAs層を形成し、前記第3層としてInGaAs層を形成すること を特徴とする、請求項8に記載の半導体装置の製造方法。

【請求項10】

30

<u>基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程</u> を含み、

前記電子走行層を形成する工程は、

Ⅰ Ι Ι Ι - V 族化合物半導体からなる第1層を形成し、

<u>前記第1層上に、前記第1層よりも電子の有効質量の軽いIII-V族化合物半導体か</u>らなり、伝導帯のエネルギが前記第1層よりも低い第2層を形成し、

前記第2層上に、前記第2層よりも電子の有効質量の重いIII・V族化合物半導体からなり、伝導帯のエネルギが前記第2層よりも高い第3層を形成する、各工程を含み、

<u>さらに、前記第1層を形成する工程と前記第2層を形成する工程との間及び前記第2層</u> を形成する工程と前記第3層を形成する工程との間に、前記III-V族化合物半導体の V族元素よりも原子半径の大きいV族元素を照射する工程を含み、

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はAsであることを特徴とする 半導体装置の製造方法。

【請求項11】

<u>
基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程</u>
を含み、

前記電子走行層を形成する工程は、

III-V族化合物半導体からなる第1層を形成し、

___前記第2層上に、前記第2層よりも電子の有効質量の重いIII・V族化合物半導体か らなり、伝導帯のエネルギが前記第2層よりも高い第3層を形成する、各工程を含み、

さらに、前記第1層を形成する工程と前記第2層を形成する工程との間及び前記第2層 を形成する工程と前記第3層を形成する工程との間に、前記III・V族化合物半導体の V族元素よりも原子半径の大きいV族元素を照射する工程を含み、

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とする 半導体装置の製造方法。

【請求項12】

30

10

前記電子走行層を形成する工程において、前記第1層としてInGaP層を形成し、前 記第2層としてInP層を形成し、前記第3層としてInGaP層を形成することを特徴 とする、請求項10又は11に記載の半導体装置の製造方法。

【発明の詳細な説明】

- 【技術分野】
- [0001]

本発明は、半導体装置及びその製造方法に関する。

【背景技術】

[0002]

例えばミリ波帯(約30~約300GHz)やサブミリ波帯(約300GHz~約3T 40 Hz)で動作可能な通信用超高速トランジスタの一つに高電子移動度トランジスタ(HE MT;High Electron Mobility Transistor)がある。

例えば、III - V族化合物半導体を用いたHEMTとしては、例えば、チャネル層(電子走行層)にInGaAsを用い、電子供給層(バリア層)にInA1As又はA1G aAsを用いたInA1As / InGaAs系HEMT又はA1GaAs / InGaAs 系HEMT、あるいは、チャネル層にInGaPを用い、電子供給層にA1GaAs又は InA1Pを用いたA1GaAs / InGaP系HEMT又はInA1P / InGaP系 HEMTなどがある。

【0003】

このようなHEMTの高速化を、真性遅延時間を短縮することによって実現するには、 50

例えば、ゲート長を微細化する、チャネル層中の電子速度を増大させるなどの方法がある このうち、チャネル層中の電子速度を増大させるには、電子の有効質量の軽い半導体を チャネル層に用いれば良い。 [0004]そこで、HEMTのチャネル層中に、電子の有効質量の軽い半導体からなる層を設けた コンポジットチャネルHEMTがある。 例えば、InA1As/InGaAs系HEMT又はA1GaAs/InGaAs系H EMTのInGaAsチャネル層中に、電子の有効質量の軽い半導体であるInAsから 10 なるInAs層を設けたInGaAs/InAs/InGaAsコンポジットチャネルH EMTがある。また、例えば、AlGaAs/InGaP系HEMT又はInAlP/I n G a P 系 H E M T の I n G a P チャネル層中に、電子の有効質量の軽い半導体である I n P からなる I n P 層を設けた I n G a P / I n P / I n G a P コンポジットチャネルH EMTがある。 【先行技術文献】 【特許文献】 [0005]【特許文献1】特開2002-313815号公報 【特許文献2】特開平9-205197号公報 20 【特許文献3】特表2012-523712号公報 【発明の概要】 【発明が解決しようとする課題】 [0006]ところで、例えばInGaAs/InAs/InGaAsコンポジットチャネルHEM Tでは、チャネル層は、InGaAs層、InAs層、InGaAs層が順に積層された 構造を有し、InAs層はInGaAs層よりも電子の有効質量の軽い半導体からなる層 である。 この場合、InGaAsよりもInAsの格子定数の方が大きいため、チャネル層を構 成するInAs層に圧縮歪みが加わることになる。 [0007]そして、圧縮歪みが加わったInAs層は、無歪みのInAs層よりも電子の有効質量 が増大する。この結果、電子の有効質量が軽い半導体であるというInAsの有効性を十 分には活かせなくなる。これはHEMTの高速化を図る上で好ましくない。 また、InAs層に圧縮歪みが加わると、InAs層の結晶が劣化してしまう。この結 果、InAs層を厚くすることが難しくなり、InAs層を厚くすることができないと、 InAs層に十分に電子を溜め込むことができず、InAs層を挟むInGaAs層にま で電子が広がってしまうことになる。これはHEMTの高速化を図る上で好ましくない。 [0008]なお、ここでは、InGaAs/InAs/InGaAsコンポジットチャネルHEM Tにおける課題として説明しているが、他の材料系のコンポジットチャネルHEMT(例) えばInGaP/InP/InGaPコンポジットチャネルHEMT)においても同様の 課題がある。 そこで、チャネル層を構成する電子の有効質量の軽い半導体からなる層に加わる圧縮歪 みを低減したい。 【課題を解決するための手段】

[0009]

本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構 造を備え、電子走行層は、III-V族化合物半導体からなり、第1層、第2層及び第3 層が順に積層された構造を有し、第2層は第1層及び第3層よりも電子の有効質量の軽い 半導体からなり、第2層の伝導帯のエネルギが第1層及び第3層の伝導帯のエネルギより

30

も低く、第1層と第2層との界面及び第2層と第3層との界面に、III-V族化合物半 導体のV族元素が、III-V族化合物半導体のV族元素よりも原子半径の大きいV族元 素で置換された混晶領域を有し、III-V族化合物半導体のV族元素はAsであり、I II-V族化合物半導体のV族元素よりも原子半径の大きいV族元素はSbである。

また、本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体 積層構造を備え、電子走行層は、III-V族化合物半導体からなり、第1層、第2層及 び第3層が順に積層された構造を有し、第2層は第1層及び第3層よりも電子の有効質量 の軽い半導体からなり、第2層の伝導帯のエネルギが第1層及び第3層の伝導帯のエネル ギよりも低く、第1層と第2層との界面及び第2層と第3層との界面に、III-V族化 合物半導体のV族元素が、IIII・V族化合物半導体のV族元素よりも原子半径の大きい Ⅴ族元素で置換された混晶領域を有し、III-Ⅴ族化合物半導体のⅤ族元素はPであり 、III-V族化合物半導体のV族元素よりも原子半径の大きいV族元素はAsである。 また、本半導体装置は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体 積層構造を備え、電子走行層は、III-V族化合物半導体からなり、第1層、第2層及 び第3層が順に積層された構造を有し、第2層は第1層及び第3層よりも電子の有効質量 の軽い半導体からなり、第2層の伝導帯のエネルギが第1層及び第3層の伝導帯のエネル ギよりも低く、第1層と第2層との界面及び第2層と第3層との界面に、III-V族化 合物半導体のV族元素が、IIII・V族化合物半導体のV族元素よりも原子半径の大きい Ⅴ族元素で置換された混晶領域を有し、III-Ⅴ族化合物半導体のⅤ族元素はPであり III - V族化合物半導体のV族元素よりも原子半径の大きいV族元素はSbである。

本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を含む半 導体積層構造を形成する工程を含み、電子走行層を形成する工程は、III-V族化合物 半導体からなる第1層を形成し、第1層上に、第1層よりも電子の有効質量の軽いIII -V族化合物半導体からなり、伝導帯のエネルギが第1層よりも低い第2層を形成し、第 2層上に、第2層よりも電子の有効質量の重いIII-V族化合物半導体からなり、伝導 帯のエネルギが第2層よりも高い第3層を形成する、各工程を含み、さらに、第1層を形 成する工程と第2層を形成する工程との間及び第2層を形成する工程と第3層を形成する 工程との間に、III-V族化合物半導体のV族元素よりも原子半径の大きいV族元素を 照射する工程を含み、III-V族化合物半導体のV族元素はAsであり、III-V族 化合物半導体のV族元素よりも原子半径の大きいV族元素はSbである。

<u>また、本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程を含み、電子走行層を形成する工程は、III-V族化合物半導体からなる第1層を形成し、第1層上に、第1層よりも電子の有効質量の軽い III-V族化合物半導体からなり、伝導帯のエネルギが第1層よりも低い第2層を形成し、第2層上に、第2層よりも電子の有効質量の重いIII-V族化合物半導体からなり、伝導帯のエネルギが第2層よりも高い第3層を形成する、各工程を含み、さらに、第1層を形成する工程と第2層を形成する工程との間及び第2層を形成する工程と第3層を形成する工程との間に、III-V族化合物半導体のV族元素よりも原子半径の大きいV族元素を照射する工程を含み、III-V族化合物半導体のV族元素はPであり、III-V族化合物半導体のV族元素はAsである。</u>

また、本半導体装置の製造方法は、基板の上方に少なくとも電子走行層、電子供給層を 含む半導体積層構造を形成する工程を含み、電子走行層を形成する工程は、III-V族 化合物半導体からなる第1層を形成し、第1層上に、第1層よりも電子の有効質量の軽い III-V族化合物半導体からなり、伝導帯のエネルギが第1層よりも低い第2層を形成 し、第2層上に、第2層よりも電子の有効質量の重いIII-V族化合物半導体からなり 、伝導帯のエネルギが第2層よりも高い第3層を形成する、各工程を含み、さらに、第1 層を形成する工程と第2層を形成する工程との間及び第2層を形成する工程と第3層を形 成する工程との間に、III-V族化合物半導体のV族元素よりも原子半径の大きいV族 元素を照射する工程を含み、III-V族化合物半導体のV族元素はPであり、III- 10

20

30

したがって、本半導体装置及びその製造方法によれば、チャネル層を構成する電子の有 効質量の軽い半導体からなる層に加わる圧縮歪みを低減することができるという利点があ

V族化合物半導体のV族元素よりも原子半径の大きいV族元素はSbである。

【発明の効果】 [0011]

る。

である。

めの模式的断面図である。

【図13】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGa As/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するた めの模式的断面図である。 【図14】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGa As/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するた

【図面の簡単な説明】 [0012]【図1】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGaA s / I n A s / I n G a A s コンポジットチャネル H E M T)の構成を示す模式的断面図 【図2】本実施形態の半導体装置(InA1As/InGaAs系HEMT:InGaA s / I n A s / I n G a A s コンポジットチャネルHEMT)の伝導帯バンド構造を示す 模式図である。 【図3】一般的な半導体装置(InA1As/InGaAs系HEMT;InGaAs/

I n A s / I n G a A s コンポジットチャネルH E M T)の構成を示す模式的断面図であ る。

【図4】一般的な半導体装置(InA1As/InGaAs系HEMT;InGaAs/ I n A s / I n G a A s コンポジットチャネルH E M T)の伝導帯バンド構造を示す模式 図である。

【図5】本実施形態の半導体装置(InA1As/InGaAs系HEMT;InGaA s/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するため の模式的断面図である。

【図6】本実施形態の半導体装置(InA1As/InGaAs系HEMT;InGaA s / I n A s / I n G a A s コンポジットチャネル H E M T)の製造方法を説明するため の模式的断面図である。

【図7】本実施形態の半導体装置(InA1As/InGaAs系HEMT;InGaA s / I n A s / I n G a A s コンポジットチャネル H E M T)の製造方法を説明するため の模式的断面図である。

30 【図8】本実施形態の半導体装置(InA1As/InGaAs系HEMT;InGaA s / I n A s / I n G a A s コンポジットチャネル H E M T) の製造方法を説明するため の模式的断面図である。

【図9】本実施形態の半導体装置(InA1As/InGaAs系HEMT;InGaA s / I n A s / I n G a A s コンポジットチャネルHEMT)の製造方法を説明するため の模式的断面図である。

【図10】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGa As/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するた めの模式的断面図である。

【図11】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGa As/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するた めの模式的断面図である。

【図12】本実施形態の半導体装置(InAlAs/InGaAs系HEMT;InGa As/InAs/InGaAsコンポジットチャネルHEMT)の製造方法を説明するた めの模式的断面図である。

20

10

40

【図15】本実施形態の変形例の半導体装置(InA1P/InGaP系HEMT;In G a P / I n P / I n G a P コンポジットチャネル H E M T) の構成を示す模式的断面図 である。

【図16】本実施形態の変形例の半導体装置(InA1P/InGaP系HEMT;In G a P / I n P / I n G a P コンポジットチャネル H E M T)の伝導帯バンド構造を示す 模式図である。

【図17】一般的な半導体装置(InA1P/InGaP系HEMT;InGaP/In P / I n G a P コンポジットチャネル H E M T)の構成を示す模式的断面図である。

【図18】一般的な半導体装置(InAlP/InGaP系HEMT; InGaP/In 10 P/InGaPコンポジットチャネルHEMT)の伝導帯バンド構造を示す模式図である

【発明を実施するための形態】

[0013]

以下、図面により、本発明の実施の形態にかかる半導体装置について、図1~図18を 参照しながら説明する。

本実施形態にかかる半導体装置は、例えば通信に用いられる超高速トランジスタの一つ である、III-V族化合物半導体を用いたHEMT、即ち、III-V族化合物半導体 ヘテロ構造を有するHEMTを備える。

[0014]

20 本実施形態では、半導体装置は、例えば、基板上に、III-V族化合物半導体として I n A l A s / I n G a A s 系化合物半導体を用いた半導体積層構造を有するH E M T、 即ち、電子走行層(チャネル層)にInGaAsを用い、電子供給層(バリア層)にIn AlAsを用いたInAlAs/InGaAs系HEMT(InGaAsチャネルHEM T)を備える。

[0015]

このHEMTは、例えば、ミリ波(約30~約300GHz)やサブミリ波(約300 GHz~約3THz)の領域で動作可能なトランジスタである。

本InA1As/InGaAs系HEMTは、図1に示すように、基板10と、基板1 0上に設けられた半導体積層構造26と、半導体積層構造26上に設けられたゲート電極 33、ソース電極31及びドレイン電極32とを備える。

[0016]

本実施形態では、基板10は、半絶縁性InP基板[例えば半絶縁性(100)InP 基板;半導体基板]である。なお、基板10としては、GaAs基板やSi基板を用いる こともできる。

半導体積層構造26は、電子走行層24及び電子供給層25を含む半導体積層構造であ る。ここでは、半導体積層構造26は、バッファ層11、下部バリア層12、電子走行層 (チャネル層)24、電子供給層(上部バリア層)25、エッチング停止層21、キャッ プ層22を順に積層した構造になっている。なお、キャップ層22をオーミックコンタク ト用キャップ層ともいう。

[0017]

本実施形態では、バッファ層11は、例えば、厚さが約1000nmである。なお、バ ッファ層11に用いる材料は、基板10に応じて異なる。なお、バッファ層11は、必要 に応じて設ければ良い。

下部バリア層12は、InA1As層である。ここでは、アンドープのInA1As層 である。例えば、i‐In_{0.52}Al_{0.48}As層であり、その厚さは約200nm である。なお、バッファ層11を設けない場合には、この下部バリア層12がバッファ層 としても機能することになる。

[0018]

電子走行層24は、InGaAs系化合物半導体(III-V族化合物半導体)からな り、InGaAs層(第1層)13、InAs層(第2層)15、InGaAs層(第3)

30

層) 17が順に積層された構造(ここでは3層構造)を有する。この場合、InAs層1 5は、InGaAs層13、17よりも電子の有効質量の軽い半導体からなる。

このように、本実施形態のInA1As/InGaAs系HEMTは、InA1As/ InGaAs系HEMTのInGaAsチャネル層中に、電子の有効質量の軽い半導体で あるInAsからなるInAs層を設けたInGaAs/InAs/InGaAsコンポ ジットチャネルHEMTである。なお、InGaAs/InAs/InGaAsコンポジ ットチャネルHEMTを、As系コンポジットチャネルHEMTともいう。 【0019】

このInGaAs/InAs/InGaAsコンポジットチャネルHEMTの半導体積
 層構造26は、下部バリア層(InAlAs層)12、電子走行層24及び電子供給層(10
 InAlAs層)25が順に積層された構造を有する。

そして、図2の伝導帯バンド構造(垂直方向の伝導帯バンド構造)に示すように、下部 バリア層12、電子走行層24及び電子供給層25によって構成される量子井戸の中に、 電子走行層24の第1層13、第2層15及び第3層17によって構成され、この量子井 戸よりも伝導帯のエネルギが深い(低い)量子井戸が設けられている。

【0020】

また、図2の伝導帯バンド構造に示すように、電子走行層24の第1層13及び第3層 17(InGaAs層)の伝導帯のエネルギが下部バリア層12及び電子供給層25(I nAlAs層)の伝導帯のエネルギよりも低く、かつ、第2層15(InAs層)の伝導 帯のエネルギが第1層13及び第3層17の伝導帯のエネルギよりも低くなっている。 つまり、下部バリア層12及び電子供給層25、電子走行層24の第1層13及び第3

20

30

つまり、下部バリア層12及び電子供給層25、電子走行層24の第1層13及び第3 層17、電子走行層24の第2層15の順に伝導帯のエネルギが低くなっており、伝導帯 のエネルギが最も低い電子走行層24の第2層15がチャネルとして機能し、その次に伝 導帯のエネルギが低い電子走行層24の第1層13及び第3層17がサブチャネルとして 機能するようになっている。

【0021】

そして、図1に示すように、電子走行層24は、InGaAs層13とInAs層15 との界面及びInAs層15とInGaAs層17との界面に、それを構成するInGa As系化合物半導体のV族元素であるAsが、InGaAs系化合物半導体のV族元素で あるAsよりも原子半径の大きいV族元素であるSbで置換された混晶領域14、16を 有する。

【 0 0 2 2 】

つまり、電子走行層24は、伝導帯のエネルギが浅い量子井戸と伝導帯のエネルギが深い量子井戸との間に、これらの量子井戸を構成するIII - V族化合物半導体のV族元素であるAsよりも原子半径の大きい V族元素であるSbで置換された混晶領域14、16を有する。

これにより、電子走行層24を構成する電子の有効質量の軽い半導体からなるInAs 層15に加わる圧縮歪みを低減することができる。

【0023】

この場合、図2の伝導帯バンド構造に示すように、混晶領域14、16の伝導体のエネ 40 ルギは、InAs層15の伝導帯のエネルギよりも低くなる。これにより、電子走行層2 4のInGaAs層13、InAs層15、InGaAs層17によって構成される量子 井戸のInAs層15に、電子をより閉じ込めることが可能となる。

なお、InGaAs層13を下部層又は下部チャネル層ともいう。また、InAs層15を中間層又は中間チャネル層ともいう。また、InGaAs層17を上部層又は上部チャネル層ともいう。また、混晶領域14、16を、Sbを含む混晶領域、置換領域、As/Sb置換領域、Sbビーム照射領域、Sb雰囲気による混晶領域ともいう。また、InGaAs層13とInAs層15との界面に設けられている混晶領域14を、下部混晶領域26いう。また、InAs層15とInGaAs層17との界面に設けられている混晶領域16を、上部混晶領域ともいう。

【0024】

本実施形態では、図1に示すように、電子走行層24は、アンドープのInGaAs層 13、Sbビーム照射領域14、アンドープのInAs層15、Sbビーム照射領域16 、アンドープのInGaAs層17を下から順に備えた構造になっている。

ここで、アンドープのInGaAs層13は、例えば、InPに格子整合するi - In 0 . 5 3 Ga 0 . 4 7 As層であり、厚さは約3 nmである。また、Sbビーム照射領域 1 4 は、例えば1原子層程度の極薄の領域である。また、アンドープのInAs層15 は 、例えば、厚さは約5 nmである。また、Sbビーム照射領域16 は、例えば1原子層程 度の極薄の領域である。また、アンドープのInGaAs層17 は、例えば、InPに格 子整合するi - In 0 . 5 3 Ga 0 . 4 7 As層であり、厚さは約2 nmである。 【0025】

このように、電子走行層24は、III-V族化合物半導体からなり、第1層13、第 2層15及び第3層17が順に積層された構造を有し、第2層15は第1層13及び第3 層17よりも電子の有効質量の軽い半導体からなる。

そして、第2層15の伝導帯のエネルギが第1層13及び第3層17の伝導帯のエネル ギよりも低く、第1層13と第2層15との界面及び第2層15と第3層17との界面に 、III-V族化合物半導体のV族元素が、III-V族化合物半導体のV族元素よりも 原子半径の大きいV族元素で置換された混晶領域14、16を有する。

【0026】

本実施形態では、IIII - V族化合物半導体のV族元素はAsであり、IIII - V族化 ²⁰ 合物半導体のV族元素よりも原子半径の大きいV族元素はSbである。また、電子走行層 24は、第1層13としてInGaAs層、第2層15としてInAs層、第3層17と してInGaAs層が順に積層された構造を有する。

電子供給層25は、InAlAsスペーサ層18、Si- ドーピング層19、InA lAsバリア層20を順に積層させた構造を有する。

【0027】

ここでは、電子供給層25は、アンドープのInAlAsスペーサ層18、Siを ドープしてn型導電性を付与したInAlAsによって形成されるSi - ドーピング層1 9、アンドープのInAlAsバリア層20を順に積層させた構造を有する。

例えば、電子供給層25は、厚さ約3nmのi-In_{0.52}Al_{0.48}Asスペー サ層18、Siの ドーピング量を約1×10¹³cm⁻²程度としたSi- ドーピン グ層19、厚さ約6nmのi-In_{0.52}Al_{0.48}Asバリア層20を順に積層さ せた構造を有する。

【0028】

エッチング停止層 2 1 は、 I n P 層であり、キャップ層 2 2 に対するエッチング停止層 である。

ここでは、アンドープのInP層、即ち、i-InP層であり、その厚さは、約3nm である。

なお、このエッチング停止層21は、InA1As電子供給層25の酸化を防ぐ保護層 としての機能も有する。

【0029】

o

キャップ層22は、InGaAs層である。ここでは、Siをドープしてn型導電性を 付与したn-InGaAs層である。例えば、n-In_{0.53}Ga_{0.47}As層であ り、その厚さは約20nmであり、Siドーピング量は約2×10¹⁹cm⁻³程度であ る。なお、n-In_{0.53}Ga_{0.47}As層に、n-In_{0.70}Ga_{0.30}As 層を積層して、2層構造のキャップ層にしても良い。この場合、n-In_{0.53}Ga₀ .47As層の厚さは約20nmとし、n-In_{0.70}Ga_{0.30}As層の厚さは約 10nmとし、Siドーピング量は約2×10¹⁹cm⁻³程度とすれば良い。また、n 型InGaAs層とn型InAlAs層を積層して、2層構造のキャップ層にしても良い 10

30

[0030]

なお、半導体積層構造26は、基板10の上方に少なくとも電子走行層24及び電子供 給層25を含むものであれば良く、他の積層構造になっていても良い。また、半導体積層 構造26を、ヘテロ構造半導体層ともいう。

そして、このように構成される半導体積層構造26上に、ゲート電極33、ソース電極 31及びドレイン電極32が設けられており、半導体積層構造26の表面はSiO₂膜(絶縁膜)23によって覆われている。

【0031】

ここでは、キャップ層22上に、電極金属として例えばTi/Pt/Auを用いたソース電極(金属電極)31及びドレイン電極(金属電極)32が設けられている。

つまり、キャップ層22と金属電極であるソース電極31及びドレイン電極32との接触がオーミックコンタクトとなるように、キャップ層22上に金属電極であるソース電極31及びドレイン電極32が設けられている。このため、ソース電極31及びドレイン電極32をオーミック電極という。

[0032]

また、 i - I n P 層 2 1 上に、電極金属として例えば T i / P t / A u を用いたゲート 電極(金属電極) 3 3 が設けられている。

ところで、本実施形態において、電子走行層24を、上述のように構成しているのは、 以下の理由による。

HEMTの高速化を実現するために、チャネル層中の電子速度を増大させるには、電子 20 の有効質量の軽い半導体をチャネル層に用いれば良い。

【 0 0 3 3 】

ここで、電子の有効質量の軽い半導体としては、例えば、InAs(0.022m₀) 、InSb(0.014m₀)、これらの混晶であるInAsSbなどがある。なお、m 。は電子の静止質量である。

例えば、InAsは、Al(Ga)Sbをバリア層としたHEMTに用いられたり、I nAlAs/InGaAs系HEMTのInGaAsチャネル層中に極薄層として導入さ れてInGaAs/InAs/InGaAsコンポジットチャネルHEMTとするのに用 いられたりする。

【0034】

30

10

このうち、InAsをAl(Ga)Sbをバリア層としたHEMTに用いる場合、In As、A1Sb、GaSbの格子定数が約0.61nm程度で近いことから、これらの組 合せで比較的良好なヘテロ構造が得られる。

一方、InGaAs/InAs/InGaAsコンポジットチャネルHEMTは、図3 に示すように、電子走行層(チャネル層)24を上下のIn_{0.53}Ga_{0.47}As層 13、17でInAs層15を挟んだ構造とし、下部バリア層12及び電子供給層25に In_{0.52}Al_{0.48}Asを用い、電子走行層24のIn_{0.53}Ga_{0.47}As と下部バリア層12及び電子供給層25のIn_{0.52}Al_{0.48}Asとが格子整合す るようにする。この場合、伝導帯バンド構造は図4に示すようになる。

[0035]

このようなInGaAs/InAs/InGaAsコンポジットチャネルHEMTの場 合、InGaAsよりもInAsの格子定数の方が大きいため、チャネル層24に導入さ れたInAs層15に圧縮歪みが加わることになる。

そして、圧縮歪みが加わったInAs層15は、無歪みのInAs層15よりも電子の 有効質量が増大する。この結果、電子の有効質量が軽い半導体であるというInAsの有 効性を十分には活かせなくなる。これはHEMTの高速化を図る上で好ましくない。 【0036】

また、InAs層15に圧縮歪みが加わると、InAs層15の結晶が劣化してしまうため、InAs層15を厚くすることが難しい。また、InAs層15をあまり厚くすると、InAs層15の結晶品質が劣化してしまう。また、InAs層15を厚くすること

(10)

ができないと、InAs層15に十分に電子を溜め込むことができず、InAs層15を 挟むInGaAs層13、17にまで電子が広がってしまうことになる。例えば、現在の ところ結晶品質が劣化しない程度の厚さは約2nm程度であり、この程度の厚さだと、I nAs層15に十分に電子を溜めこむことができず、上下のInGaAs層13、17に まで電子が広がってしまうことになる。これはHEMTの高速化を図る上で好ましくない

(11)

[0037]

そこで、本実施形態では、上述のように、InGaAs/InAs/InGaAsコン ポジットチャネルHEMTの電子走行層24を、InGaAs層13とInAs層15と の界面及びInAs層15とInGaAs層17との界面に、それを構成するInGaA s系化合物半導体のV族元素であるAsが、InGaAs系化合物半導体のV族元素であ るAsよりも原子半径の大きいV族元素であるSbで置換された混晶領域14、16を有 するものとしている。

【0038】

この混晶領域14、16では、InGaAs系化合物半導体であるInGaAsやIn Asに含まれるAsがSbで置換され、InSb、InAsSb、InGaSb、InG aAsSbなどのAsよりも原子半径の大きいSbを含む混晶になっている。これらのA sよりも原子半径の大きいSbを含む混晶は、InAsよりも格子定数が大きいため(格 子定数の大小関係;InGaAs<InAs<Sbを含む混晶)、InAsに加わる圧縮 歪みを低減する作用がある。

【 0 0 3 9 】

これにより、InGaAs/InAs/InGaAsコンポジットチャネルHEMTの 電子走行層24を構成する電子の有効質量の軽い半導体からなるInAs層15に加わる 圧縮歪みを低減することができる。この結果、InAs層15中の電子の有効質量の増大 が抑制され、電子の有効質量が軽い半導体であるというInAsの本来の物性が十分に活 かされるようになる。また、圧縮歪みが加わることによるInAs層15の結晶品質の劣 化を抑制することができ、高品質の結晶を維持しつつ、InAs層15をできるだけ厚く して、InAs層15に十分に電子を溜め込む(閉じ込める)ことができるようになる。 これらの点によって、InGaAs/InAs/InGaAsコンポジットチャネルHE MTの高速化を実現することが可能となる。

【0040】

この場合、図2の伝導帯バンド構造に示すように、混晶領域14、16の伝導体のエネ ルギは、InAs層15の伝導帯のエネルギよりも低くなる。これにより、電子走行層2 4のInGaAs層13、InAs層15、InGaAs層17によって構成される量子 井戸のInAs層15に、電子をより一層閉じ込めることが可能となる。

次に、本実施形態にかかる半導体装置の製造方法について説明する。

【0041】

本実施形態にかかる半導体装置の製造方法は、基板10の上方に少なくとも電子走行層 24、電子供給層25を含む半導体積層構造26を形成する工程を含む(図5参照)。

また、電子走行層24を形成する工程は、III-V族化合物半導体(ここではInG aAs系化合物半導体)からなる第1層(ここではInGaAs層)13を形成し、第1 層13上に、第1層13よりも電子の有効質量の軽いIII-V族化合物半導体からなり 、伝導帯のエネルギが第1層よりも低い第2層(ここではInAs層)15を形成し、第 2層15上に、第2層15よりも電子の有効質量の重いIII-V族化合物半導体からな り、伝導帯のエネルギが第2層15よりも高い第3層(ここではInGaAs層)17を 形成する、各工程を含む(図5参照)。

【0042】

さらに、第1層13を形成する工程と第2層15を形成する工程との間及び第2層15 を形成する工程と第3層17を形成する工程との間に、III-V族化合物半導体のV族 元素(ここではAs)よりも原子半径の大きいV族元素(ここではSb)を照射する工程

10

20



40

を含む(図5参照)。

本実施形態では、半導体積層構造26は、さらに下部バリア層(ここではInAlAs 層)12を含む。そして、半導体積層構造26を形成する工程は、下部バリア層12を形 成し、下部バリア層12上に、伝導帯のエネルギが下部バリア層12よりも低い第1層1 3及び第3層17を含む電子走行層24を形成し、電子走行層24上に、伝導帯のエネル ギが電子走行層24の第1層13及び第3層17よりも高い電子供給層(ここではInA 1As層)25を形成する、各工程を含む。つまり、下部バリア層12、電子走行層24 及び電子供給層25によって構成される量子井戸の中に、電子走行層24の第1層13、 第2層15及び第3層17によって構成され、この量子井戸よりも伝導帯のエネルギが深 い(低い)量子井戸を形成する(図5、図2参照)。

【0043】

また、本実施形態では、III - V族化合物半導体のV族元素よりも原子半径の大きい V族元素を照射する工程で、III - V族化合物半導体のV族元素よりも原子半径の大き いV族元素を照射することによって形成される混晶領域14、16の伝導体のエネルギは 、第2層15の伝導帯のエネルギよりも低い(図5、図2参照)。

以下、 I n A l A s / I n G a A s 系 H E M T (I n G a A s / I n A s / I n G a A s s コンポジットチャネルH E M T)の製造方法を例に挙げて、図 5 ~ 図 1 4 を参照しなが ら説明する。

【0044】

まず、図5に示すように、半絶縁性InP基板10上に、例えば分子線エピタキシー(Molecular Beam Epitaxy; MBE)法によって、バッファ層11、i - In_{0.52}Al 0.48As下部バリア層12、電子走行層24を構成するi - In_{0.53}Ga_{0.4} 7As層13、Sbビーム照射領域14、i - InAs層15、Sbビーム照射領域16 、i - In_{0.53}Ga_{0.47}As層17、電子供給層25を構成するi - In_{0.5} 2Al_{0.48}Asスペーサ層18、Si - ドーピング層19、i - In_{0.52}Al 0.48Asバリア層20、i - InPエッチング停止層21、n - In_{0.53}Ga₀ 47Asキャップ層22を順に積層させて、半導体積層構造26を形成する。 【0045】

このようにして、基板10の上方に少なくとも電子走行層24、電子供給層25を含む 半導体積層構造26を形成する。

特に、電子走行層 2 4 を形成する工程では、以下のようにして、 i - In_{0.53}Ga _{0.47}As層13、S b ビーム照射領域14、 i - InAs層15、S b ビーム照射領 域16、 i - In_{0.53}Ga_{0.47}As層17を形成する。

【0046】

つまり、まず、 i - I n _{0 . 5 2} A l _{0 . 4 8} A s 下部バリア層 1 2 上に、 i - I n ₀ _{. 5 3} G a _{0 . 4 7} A s 層(第 1 層) 1 3 を形成する。

次に、i-In_{0.53}Ga_{0.47}As層13の表面にSbビームを照射して、Sb ビーム照射領域14を形成する。つまり、i-In_{0.53}Ga_{0.47}As層13の表 面に、電子走行層24を構成するInGaAs系化合物半導体(IIII-V族化合物半導 体)のV族元素であるAsよりも原子半径の大きいV族元素であるSbビームを照射して 、Sbビーム照射領域14を形成する。

【0047】

ここでは、i - In_{0.53}Ga_{0.47}As層13を形成した後、i - InAs層1 5を形成する前に、即ち、i - In_{0.53}Ga_{0.47}As層13を形成する工程とi - InAs層15を形成する工程との間に、IIII族、Asのビームを止め、Sbビーム を照射する。

これにより、AsとSbの置換が起こり、i - In_{0.53}Ga_{0.47}As層13の 表面上に、即ち、i - In_{0.53}Ga_{0.47}As層13とその後にこの上に形成され るi - InAs層15との間に、InSb、InAsSb、InGaSb、InGaAs SbなどのSbを含む極薄(例えば1原子層程度)の混晶領域であるSbビーム照射領域 10

30

20

14が形成される。

[0048]

このようにして形成される、Asよりも原子半径の大きいSbを含む混晶は、InAs よりも格子定数が大きいため、i-InAs層15に加わる圧縮歪みを低減することがで きる。

(13)

なお、ここでは、Sbビームを照射してSbビーム照射領域14を形成しているが、S b雰囲気下においてSb雰囲気による混晶領域であるSbビーム照射領域14を形成して も良い。

【0049】

次に、i - In_{0.5}, Ga_{0.47}As層13上、即ち、i - In_{0.5}, Ga_{0.47}As層13の表面上のSbビーム照射領域14上に、i - InAs層(第2層)15 を形成する。つまり、i - In_{0.53}Ga_{0.47}As層13上に、i - In_{0.53}Ga_{0.47}As層13上に、i - In_{0.53}Ga_{0.47}As層13よりも電子の有効質量の軽いInAs(IIII-V族化合物半導体)からなり、伝導帯のエネルギがi - In_{0.53}Ga_{0.47}As層13よりも低い i - InAs層15を形成する。

【0050】

次に、i-InAs層15の表面にSbビームを照射して、Sbビーム照射領域16を 形成する。つまり、i-InAs層15の表面に、電子走行層24を構成するInGaA s系化合物半導体(IIII・V族化合物半導体)のV族元素であるAsよりも原子半径の 大きいV族元素であるSbビームを照射して、Sbビーム照射領域16を形成する。 ここでは、i-InAs層15を形成した後、i-In_{0.53}Ga_{0.47}As層1 7を形成する前に、即ち、i-InAs層15を形成する工程とi-In_{0.53}Ga₀ 47As層17を形成する工程との間に、IIII族、Asのビームを止め、Sbビーム を照射する。

【0051】

これにより、AsとSbの置換が起こり、i - InAs層15の表面上に、即ち、i -InAs層15とその後にこの上に形成されるi - In_{0.53}Ga_{0.47}As層17 との間に、InSb、InAsSb、InGaSb、InGaAsSbなどのSbを含む 極薄(例えば1原子層程度)の混晶領域であるSbビーム照射領域16が形成される。

このようにして形成される、Asよりも原子半径の大きいSbを含む混晶は、InAs よりも格子定数が大きいため、i-InAs層15に加わる圧縮歪みを低減することがで きる。

【 0 0 5 2 】

なお、ここでは、Sbビームを照射してSbビーム照射領域16を形成しているが、S b雰囲気下においてSb雰囲気による混晶領域であるSbビーム照射領域16を形成して も良い。

次に、i - InAs層15上に、即ち、i - InAs層15の表面上のSbビーム照射 領域16上に、i - In_{0 5}3Ga_{0 47}As層(第3層)17を形成する。つまり 、i - InAs層15上に、i - InAs層15よりも電子の有効質量の重いIn_{0 5} 3Ga_{0 47}As(III-V族化合物半導体)からなり、伝導帯のエネルギがi - I nAs層15よりも高いi - In_{0 53}Ga_{0 47}As層17を形成する。

【0053】

このようにして、 i - I n _{0 . 5 3} G a _{0 . 4 7} A s 層 1 3 、 S b ビーム照射領域 1 4 、 i - I n A s 層 1 5 、 S b ビーム照射領域 1 6 、 i - I n _{0 . 5 3} G a _{0 . 4 7} A s 層 1 7 を順に備える電子走行層 2 4 を形成する。

なお、結晶成長法は、MBE法に限られるものではなく、例えば、有機金属化学堆積(MOCVD; Metal Organic Chemical Vapor Deposition)法を用いることも可能である

【0054】

ここでは、バッファ層11は、厚さを約1000nmとする。また、i-In_{0.52}50

10

30

40

Al₀48As下部バリア層12は、厚さを約200nmとする。また、i-In₀ 53Ga₀47As層13は、厚さを約3nmとする。また、Sbビーム照射領域14 は、1原子層程度の極薄層とする。また、i-InAs層15は、厚さを約5nmとする 。また、Sbビーム照射領域16は、1原子層程度の極薄層とする。また、i-In₀ 53Ga₀47As層17は、厚さを約2nmとする。また、i-In₀52Al₀ 48Asスペーサ層18は、厚さを約3nmとする。また、Si- ドーピング層19 は、Siの ドーピング量を約1×10¹³cm⁻²程度とする。また、i-In₀5 2Al₀48Asバリア層20は、厚さを約6nmとする。また、i-InPエッチン グ停止層21は、厚さを約3nmとする。また、n-In₀53Ga₀47Asキャップ層22は、厚さを約20nmとし、Siドーピング量を約2×10¹⁹cm⁻³程度 とする。

【0055】

次に、素子分離後、図6に示すように、例えばTi/Pt/Auの3層構造のソース電 極31、ドレイン電極32を形成する。これにより、これにより、n-In_{0.53}Ga 0.47Asキャップ層22上にソース電極31及びドレイン電極32が形成される。 次に、図7に示すように、ソース電極31とドレイン電極32の間のキャップ層22上 に、例えばプラズマCVD (Chemical Vapor Deposition)法によって、SiO₂膜23 を形成する。ここでは、SiO₂膜23は、厚さを約20nm程度とする。 【0056】

次に、図8~図14に示すように、T型ゲート電極33を形成する。

つまり、まず、図8に示すように、3層構造のレジスト膜41~43を形成する。ここでは、ZEPレジスト(日本ゼオン製)、PMGI(Poly-dimethylglutarimide)レジスト、ZEPレジストを順に塗布して、ZEPレジスト膜41、PMGIレジスト膜42、ZEPレジスト膜43を順に積層させた3層構造のレジスト膜を形成する。 【0057】

次に、例えば電子ビーム露光法によって、図9に示すように、T型ゲート電極33のヘッド部分を形成する領域を露光し、ZEPレジスト膜43及びPMGIレジスト膜42に 開口部を形成する。また、例えば電子ビーム露光法によって、図10に示すように、T型 ゲート電極33のフット部分を形成する領域を露光し、最下層のZEPレジスト膜41に 所望のゲート長に合わせて開口部を形成する。

【0058】

次に、ゲート長に合わせて形成された開口部を有する最下層のZEPレジスト膜41を マスクとして、例えばエッチングガスとしてCF4を用いた反応性イオンエッチングによ って、図11に示すように、SiO2膜23に開口部を形成する。

そして、キャップ層22を電気的に分離するために、例えばエッチング液としてクエン酸(C₆H₈O₇)と過酸化水素水(H₂O₂)の混合溶液を用いてウェットエッチングを行なって、図12に示すように、リセスを形成する。

【0059】

最後に、図13に示すように、例えばTi、Pt、Auを蒸着させた後、リフトオフを 行なって、図14に示すように、例えばTi/Pt/Auの3層構造のT型ゲート電極3 40 3を形成する。これにより、i-InPエッチング停止層21上にT型ゲート電極33が 形成される。

このようにして、本実施形態にかかる半導体装置(InAlAs/InGaAs系HE MT;InGaAs/InAs/InGaAsコンポジットチャネルHEMT)を製造す ることができる。

【0060】

したがって、本実施形態にかかる半導体装置によれば、チャネル層24を構成する電子の有効質量の軽い半導体からなる層(ここではInAs層15)に加わる圧縮歪みを低減 することができるという利点がある。

この結果、電子走行層24に備えられるInAs層15中の電子の有効質量の増大が抑 50

20

制され、圧縮歪みが加わることによるInAs層15の結晶品質の劣化を抑制することが でき、InAs層15をできるだけ厚くすることができ、HEMTの高速化を実現するこ とが可能となる。

【0061】

なお、上述の実施形態では、InA1Asをバリア層(電子供給層25及び下部バリア 層12)とするInGaAs/InAs/InGaAsコンポジットチャネルHEMT(InA1As/InGaAs系HEMT)に本発明を適用する場合を例に挙げて説明して いるが、材料系はこれに限られるものではない。

例えば、AIGaAsをバリア層(電子供給層及び下部バリア層)とするInGaAs /InAs/InGaAsコンポジットチャネルHEMT(AIGaAs/InGaAs 10 系HEMT)に本発明を適用することもできる。

【0062】

つまり、InGaAs/InAs/InGaAsコンポジットチャネルHEMT(A1 GaAs/InGaAs系HEMT)において、上述の実施形態の場合と同様に、電子走 行層を、InGaAs層(第1層)とInAs層(第2層)との界面及びInAs層(第 2層)とInGaAs層(第3層)との界面に、それを構成するInGaAs系化合物半 導体(III-V族化合物半導体)のV族元素(ここではAs)が、InGaAs系化合 物半導体のV族元素よりも原子半径の大きいV族元素(ここではSb)で置換された混晶 領域(Sbビーム照射領域)を有するものとしても良い。

[0063]

この場合、その製造方法は、電子走行層を形成する工程に含まれるInGaAs層(第 1層)を形成する工程とInAs層(第2層)を形成する工程との間及びInAs層(第 2層)を形成する工程とInGaAs層(第3層)を形成する工程との間に、InGaA s系化合物半導体(III-V族化合物半導体)のV族元素(ここではAs)よりも原子 半径の大きいV族元素(ここではSb)を照射する工程(Sbビーム照射工程)を含むも のとすれば良い。

[0064]

また、例えば、AlGaAs(又はInAlP)をバリア層(電子供給層及び下部バリ ア層)とするInGaP/InP/InGaPコンポジットチャネルHEMT(AlGa As/InGaP系HEMT又はInAlP/InGaP系HEMT)に本発明を適用す ることもできる。

例えば図17に示すように、電子走行層(チャネル層)24Xを上下のInGaP層1 3X,17XでInP層15Xを挟んだ構造とし、下部バリア層12X及び電子供給層2 5XにInAlPを用い、電子走行層24XのInGaPと下部バリア層12X及び電子 供給層25XのInAlPとが格子整合するようにしたInGaP/InP/InGaP コンポジットチャネルHEMTがあり、その伝導帯バンド構造は図18に示すようになる 。このようなInGaP/InP/InGaPコンポジットチャネルHEMTでも、上述 の実施形態のInGaAs/InAs/InGaAsコンポジットチャネルHEMTと同 様の課題があるため、上述の実施形態の場合と同様に、本発明を適用することができる。 【0065】

ここで、AIGaAs(又はInAIP)をバリア層とするInGaP/InP/In GaPコンポジットチャネルHEMTは、AIGaAs/InGaP系HEMT又はIn AIP/InGaP系HEMTのInGaPチャネル層13X,17X中に、電子の有効 質量の軽い半導体であるInPからなるInP層15Xを設けたInGaP/InP/I nGaPコンポジットチャネルHEMTである。

[0066]

つまり、InGaP/InP/InGaPコンポジットチャネルHEMT(AlGaAs/InGaP系HEMT又はInAlP/InGaP系HEMT)において、電子走行層24Xを、InGaP層(第1層)13XとInP層(第2層)15Xとの界面及びInP層(第2層)15XとInGaP層(第3層)17Xとの界面に、それを構成するI

20



n G a P 系化合物半導体(I I I I - V 族化合物半導体)の V 族元素(ここでは P)が、 I n G a P 系化合物半導体の V 族元素よりも原子半径の大きい V 族元素(ここでは A s 又は S b)で置換された混晶領域(A s ビーム照射領域; S b ビーム照射領域)14X,16 X を有するものとしても良い。

(16)

【0067】

この場合、その製造方法は、電子走行層24Xを形成する工程に含まれるInGaP層 (第1層)13Xを形成する工程とInP層(第2層)15Xを形成する工程との間及び InP層(第2層)15Xを形成する工程とInGaP層(第3層)17Xを形成する工 程との間に、InGaP系化合物半導体(III-V族化合物半導体)のV族元素(ここ ではP)よりも原子半径の大きいV族元素(ここではAs又はSb)を照射する工程(A sビーム照射工程;Sbビーム照射工程)を含むものとすれば良い。 【0068】

以下、 I n A l P をバリア層(電子供給層及び下部バリア層)とする I n G a P / I n F / I n G a P コンポジットチャネルH E M T (I n A l P / I n G a P 系 H E M T)を 例に挙げて、具体的に説明する。

ここでは、InGaP/InP/InGaPコンポジットチャネルHEMT(InAl P/InGaP系HEMT)は、例えば図15に示すように、GaAs基板(半導体基板)10X上に、バッファ層11X、InAlP下部バリア層12X、InGaP/InP /InGaP電子走行層(チャネル層)24X、InAlP電子供給層(上部バリア層) 25X、InGaPキャップ層22Xを順に積層した半導体積層構造26Xを備える。 【0069】

例えば、GaAs基板10Xは、例えば半絶縁性(100)GaAs基板である。また、バッファ層11Xは必要に応じて設ければ良い。また、InAlP下部バリア層12Xは、i-InAlP下部バリア層であり、その厚さは約200nmである。また、InGaP/InP/InGaP電子走行層24Xは、InGaP層13X、InP層15X、InGaP層17Xが順に積層された構造を有する。また、InAlP電子供給層25Xは、i-InAlPスペーサ層18X、Siをドープしてn型導電性を付与したInAlPによって形成されるSi-ドーピング層19X、i-InAlPバリア層20Xを順に積層させた構造を有する。ここで、i-InAlPスペーサ層18Xの厚さは約3nmであり、Si-ドーピング層19XのSiのドーピング量は約1×10¹³ cm² 2程度であり、i-InAlPバリア層20Xの厚さは約6nmである。また、InGaPキャップ層22Xは、Siをドープしてn型導電性を付与したn-InGaP層である。ここで、n-InGaP層である。ここで、n-InGaP層である。ここで、n-InGaP層22Xの厚さは約20nmであり、Siドーピング量は約2×10¹⁸ cm³程度である。なお、上述のInAlP層及びInGaP層におけるIII族元素の組成比は1:1程度(各0.5程度)とすれば良い。

【0070】

また、半導体積層構造26Xは、基板10Xの上方に少なくとも電子走行層24X及び 電子供給層25Xを含むものであれば良く、他の積層構造になっていても良い。

そして、半導体積層構造26X上に、ゲート電極33X、ソース電極31X及びドレイン電極32Xを設け、半導体積層構造26Xの表面をSiO2膜(絶縁膜)23Xで覆う 4ようにすれば良い。

【0071】

ところで、上述のように、電子走行層24Xは、InGaP系化合物半導体(IIII-V族化合物半導体)からなり、InGaP層(第1層)13X、InP層(第2層)15 X、InGaP層(第3層)が17X順に積層された構造(ここでは3層構造)を有する 。この場合、InP層15Xは、InGaP層13X,17Xよりも電子の有効質量の軽 い半導体からなる。

【0072】

 このように、この変形例のInAlP/InGaP系HEMTは、InAlP/InG

 aP系HEMTのInGaPチャネル層13X,17X中に、電子の有効質量の軽い半導

10

20



体であるInPからなるInP層15Xを設けたInGaP/InP/InGaPコンポ ジットチャネルHEMTである。なお、InGaP/InP/InGaPコンポジットチ ャネルHEMTを、P系コンポジットチャネルHEMTともいう。 【0073】

(17)

このInGaP/InP/InGaPコンポジットチャネルHEMTは、半導体積層構造26Xは、下部バリア層(InAlP層)12X、電子走行層24X及び電子供給層(InAlP層)25Xが順に積層された構造を有する。

つまり、図16の伝導帯バンド構造(垂直方向の伝導帯バンド構造)に示すように、下 部バリア層12X、電子走行層24X及び電子供給層25Xによって構成される量子井戸 の中に、電子走行層24Xの第1層13X、第2層15X及び第3層17Xによって構成 され、この量子井戸よりも伝導帯のエネルギが深い(低い)量子井戸が設けられている。 【0074】

また、図16の伝導帯バンド構造に示すように、電子走行層24Xの第1層13X及び 第3層17X(InGaP層)の伝導帯のエネルギが下部バリア層12X及び電子供給層 25Xの伝導帯のエネルギよりも低く、かつ、第2層15X(InP層)の伝導帯のエネ ルギが第1層13X及び第3層17Xの伝導帯のエネルギよりも低くなっている。

つまり、下部バリア層12X及び電子供給層25X、電子走行層24Xの第1層13X 及び第3層17X、電子走行層24Xの第2層15Xの順に伝導帯のエネルギが低くなっ ており、伝導帯のエネルギが最も低い電子走行層24Xの第2層15Xがチャネルとして 機能し、その次に伝導帯のエネルギが低い電子走行層24Xの第1層13X及び第3層1 7Xがサブチャネルとして機能するようになっている。

【0075】

そして、図15、図16に示すように、電子走行層24Xは、InGaP層13XとI nP層15Xとの界面及びInP層15XとInGaP層17Xとの界面に、それを構成 するInGaP系化合物半導体のV族元素であるPが、InGaP系化合物半導体のV族 元素であるPよりも原子半径の大きいV族元素であるAs又はSbで置換された混晶領域 14X,16Xを有する。

【0076】

つまり、電子走行層24Xは、伝導帯のエネルギが浅い量子井戸と伝導帯のエネルギが 深い量子井戸との間に、これらの量子井戸を構成するIII - V族化合物半導体のV族元 素であるPが、III - V族化合物半導体のV族元素であるPよりも原子半径の大きいV 族元素であるAs又はSbで置換された混晶領域14X,16Xを有する。

この混晶領域14X,16Xでは、InGaP系化合物半導体であるInGaPやIn Pに含まれるPがAs又はSbで置換され、InAs、InGaAs、InAsP、In GaAsPなど、又は、InSb、InPSb、InGaSb、InGaPSbなどのP よりも原子半径の大きいAs又はSbを含む混晶になっている。これらのPよりも原子半 径の大きいAs又はSbを含む混晶は、InPよりも格子定数が大きいため(格子定数の 大小関係;InGaP<InP<As又はSbを含む混晶)、InPに加わる圧縮歪みを 低減する作用がある。

[0077]

これにより、InGaP/InP/InGaPコンポジットチャネルHEMTの電子走 行層24Xを構成する電子の有効質量の軽い半導体からなるInP層15Xに加わる圧縮 歪みを低減することができる。この結果、InP層15X中の電子の有効質量の増大が抑 制され、電子の有効質量が軽い半導体であるというInPの本来の物性が十分に活かされ るようになる。また、圧縮歪みが加わることによるInP層15Xの結晶品質の劣化を抑 制することができ、高品質の結晶を維持しつつ、InP層15Xをできるだけ厚くして、 InP層15Xに十分に電子を溜め込む(閉じ込める)ことができるようになる。これら の点によって、InGaP/InP/InGaPコンポジットチャネルHEMTの高速化 を実現することが可能となる。 10

30

20

この場合、図16の伝導帯バンド構造に示すように、混晶領域14X,16Xの伝導体 のエネルギは、InP層15Xの伝導帯のエネルギよりも低くなる。これにより、電子走 行層24XのInGaP層13X、InP層15X、InGaP層17Xによって構成さ れる量子井戸のInP層15Xに、電子をより一層閉じ込めることが可能となる。

(18)

なお、InGaP層13Xを下部層又は下部チャネル層ともいう。また、InP層15 X を中間層又は中間チャネル層ともいう。また、 I n G a P 層 1 7 X を上部層又は上部チ ャネル層ともいう。また、混晶領域14X,16Xを、As又はSbを含む混晶領域、置 換領域、P/As又はP/Sb置換領域、As又はSbビーム照射領域、As又はSb雰 囲気による混晶領域ともいう。また、InGaP層13XとInP層15Xとの界面に設 けられている混晶領域14Xを、下部混晶領域ともいう。また、InP層15XとInG a P 層 1 7 X との界面に設けられている混晶領域 1 6 X を、上部混晶領域ともいう。 [0079]

この変形例では、図15に示すように、電子走行層24Xは、アンドープのInGaP 層13X、As又はSbビーム照射領域14X、アンドープのInP層15X、As又は S b ビーム照射領域16X、アンドープのIn G a P 層17Xを下から順に備えた構造に なっている。

ここで、アンドープのInGaP層13Xは、例えば、GaAsに格子整合するi-I n G a P 層であり、厚さは約3 n m である。また、 A s 又は S b ビーム照射領域 1 4 X は 、例えば1原子層程度の極薄の領域である。また、アンドープのInAs層15Xは、例 えば、厚さは約5nmである。また、As又はSbビーム照射領域16Xは、例えば1原 子層程度の極薄の領域である。また、アンドープのInGaAs層17Xは、例えば、G a A s に格子整合する i - In G a P 層であり、厚さは約 2 n m である。

[0080]

このように、電子走行層24Xは、III-V族化合物半導体からなり、第1層13X 、 第 2 層 1 5 X 及び第 3 層 1 7 X が順に積層された構造を有し、第 2 層 1 5 X は第 1 層 1 3 X 及び第 3 層 1 7 X よりも電子の有効質量の軽い半導体からなる。そして、第 2 層 1 5 Xの伝導帯のエネルギが第1層13X及び第3層17Xの伝導帯のエネルギよりも低く、 第 1 層 1 3 X と第 2 層 1 5 X との界面及び第 2 層 1 5 X と第 3 層 1 7 X との界面に、 I I I-V族化合物半導体のV族元素が、IIII-V族化合物半導体のV族元素よりも原子半 径の大きいV族元素で置換された混晶領域14X,16Xを有する。 [0081]

この変形例では、III-V族化合物半導体のV族元素はPであり、III-V族化合 物半導体のV族元素よりも原子半径の大きいV族元素はAs又はSbである。また、電子 走行層24Xは、第1層13XとしてInGaP層、第2層15XとしてInP層、第3 層17XとしてInGaP層が順に積層された構造を有する。

次に、この変形例の半導体装置(InAlP/InGaP系HEMT; InGaP/I n P / In G a P コンポジットチャネルHEMT)の製造方法について説明する。 [0082]

まず、半絶縁性GaAs基板10X上に、例えばMBE法又はMOCVD法によって、 バッファ層11X、InA1P下部バリア層12X、電子走行層24Xを構成するInG a P 層 1 3 X、A s 又はS b ビーム照射領域1 4 X、I n P 層 1 5 X、A s 又はS b ビー ム

照射領域

16X、

InGaP層

17X、

電子供給層

25Xを

構成する

InAlPスペー サ層18X、Si-ドーピング層19X、INA1Pバリア層20X、n-INGaP キャップ層22Xを順に積層させて、半導体積層構造26Xを形成する(図15参照)。 [0083]

このようにして、基板10Xの上方に少なくとも電子走行層24X、電子供給層25X を含む半導体積層構造26Xを形成する(図15参照)。

特に、電子走行層24Xを形成する工程では、以下のようにして、InGaP層13X 、 A s 又 は S b ビ ー ム 照 射 領 域 1 4 X 、 I n P 層 1 5 X 、 A s 又 は S b ビ ー ム 照 射 領 域 1 6 X、InGaP層17Xを形成する(図15参照)。

10

20

30

【0084】

つまり、まず、InAlP下部バリア層12X上に、InGaP層(第1層)13Xを 形成する。

次に、InGaP層13Xの表面にAs又はSbビームを照射して、As又はSbビー ム照射領域14Xを形成する。つまり、InGaP層13Xの表面に、電子走行層24X を構成するInGaP系化合物半導体(III-V族化合物半導体)のV族元素であるP よりも原子半径の大きいV族元素であるAs又はSbビームを照射して、As又はSbビ ーム照射領域14Xを形成する。

【0085】

ここでは、InGaP層13Xを形成した後、InP層15Xを形成する前に、即ち、 ¹⁰ InGaP層13Xを形成する工程とInP層15Xを形成する工程との間に、III族 、Pのビームを止め、As又はSbビームを照射する。

これにより、 P と A s 又は S b の置換が起こり、 I n G a P 層 1 3 X の表面上に、即ち 、 I n G a P 層 1 3 X とその後にこの上に形成される I n P 層 1 5 X との間に、 I n A s 、 I n G a A s、 I n A s P、 I n G a A s P など、又は、 I n S b、 I n P S b、 I n G a S b、 I n G a P S b などの A s 又は S b を含む極薄(例えば 1 原子層程度)の混晶 領域である A s 又は S b ビーム照射領域 1 4 X が形成される。

【0086】

このようにして形成される、 Pよりも原子半径の大きい A s 又は S b を含む混晶は、 I n Pよりも格子定数が大きいため、 I n P層 1 5 X に加わる圧縮歪みを低減することがで ²⁰きる。

なお、ここでは、As又はSbビームを照射してAs又はSbビーム照射領域14Xを 形成しているが、As又はSb雰囲気下においてAs又はSb雰囲気による混晶領域であ るAs又はSbビーム照射領域14Xを形成しても良い。

【0087】

次に、InGaP層13X上、即ち、InGaP層13Xの表面上のAs又はSbビー ム照射領域14X上に、InP層(第2層)15Xを形成する。つまり、InGaP層1 3X上に、InGaP層13Xよりも電子の有効質量の軽いInP(III-V族化合物 半導体)からなり、伝導帯のエネルギがInGaP層13Xよりも低いInP層15Xを 形成する。

【0088】

次に、In P 層 1 5 X の表面にA s 又はS b ビームを照射して、A s 又はS b ビーム照 射領域 1 6 X を形成する。つまり、In P 層 1 5 X の表面に、電子走行層 2 4 X を構成す る In G a P 系化合物半導体(IIII - V 族化合物半導体)の V 族元素である P よりも原 子半径の大きい V 族元素である A s 又は S b ビームを照射して、A s 又は S b ビーム照射 領域 1 6 X を形成する。

【 0 0 8 9 】

ここでは、 I n P 層 1 5 X を形成した後、 I n G a P 層 1 7 X を形成する前に、即ち、 I n P 層 1 5 X を形成する工程と I n G a P 層 1 7 X を形成する工程との間に、 I I I 族 、 P のビームを止め、 A s 又は S b ビームを照射する。

これにより、 P と A s 又は S b の置換が起こり、 I n P 層 1 5 X の表面上に、即ち、 I n P 層 1 5 X とその後にこの上に形成される I n G a P 層 1 7 X との間に、 I n A s 、 I n G a A s 、 I n A s P 、 I n G a A s P など、又は、 I n S b 、 I n P S b 、 I n G a S b 、 I n G a P S b などの A s 又は S b を含む極薄 (例えば 1 原子層程度)の混晶領域 である A s 又は S b ビーム照射領域 1 6 X が形成される。

【0090】

このようにして形成される、 Pよりも原子半径の大きいAs又はSbを含む混晶は、 In Pよりも格子定数が大きいため、 In P層15Xに加わる圧縮歪みを低減することができる。

なお、ここでは、As又はSbビームを照射してAs又はSbビーム照射領域16Xを 50

30

形成しているが、 A s 又は S b 雰囲気下において A s 又は S b 雰囲気による混晶領域である A s 又は S b ビーム照射領域 1 6 X を形成しても良い。

【0091】

次に、 I n P 層 1 5 X 上に、 即ち、 I n P 層 1 5 X の表面上の A s 又は S b ビーム照射 領域 1 6 X 上に、 I n G a P 層(第 3 層) 1 7 X を形成する。 つまり、 I n P 層 1 5 X 上 に、 I n P 層 1 5 X よりも電子の有効質量の重い I n G a P (I I I - V 族化合物半導体)からなり、 伝導帯のエネルギが I n P 層 1 5 X よりも高い I n G a P 層 1 7 X を形成す る。

【0092】

このようにして、InGaP層13X、As又はSbビーム照射領域14X、InP層
 15X、As又はSbビーム照射領域16X、InGaP層17Xを順に備える電子走行
 層24Xを形成する。

その後、上述の実施形態の場合と同様に、素子分離後、ソース電極31X、ドレイン電 極32Xを形成し、ソース電極31Xとドレイン電極32Xの間のキャップ層22X上に 、SiO₂膜23Xを形成し、T型ゲート電極33Xを形成する。

【0093】

このようにして、この変形例の半導体装置(InAlP/InGaP系HEMT; In GaP/InP/InGaPコンポジットチャネルHEMT)を製造することができる。 このように、この変形例の半導体装置の製造方法は、基板10Xの上方に少なくとも電 子走行層24X、電子供給層25Xを含む半導体積層構造26Xを形成する工程を含む(図15参照)。

20

30

【0094】

また、電子走行層24Xを形成する工程は、III-V族化合物半導体(ここではIn GaP系化合物半導体)からなる第1層(ここではInGaP層)13Xを形成し、第1 層13X上に、第1層13Xよりも電子の有効質量の軽いIII-V族化合物半導体から なり、伝導帯のエネルギが第1層よりも低い第2層(ここではInP層)15Xを形成し 、第2層15X上に、第2層15Xよりも電子の有効質量の重いIII-V族化合物半導 体からなり、伝導帯のエネルギが第2層15Xよりも高い第3層(ここではInGaP層)17Xを形成する、各工程を含む(図15参照)。

【0095】

さらに、第1層13Xを形成する工程と第2層15Xを形成する工程との間及び第2層 15Xを形成する工程と第3層17Xを形成する工程との間に、III-V族化合物半導 体のV族元素(ここではP)よりも原子半径の大きいV族元素(ここではAs又はSb) を照射する工程を含む(図15参照)。

本実施形態では、半導体積層構造26Xは、さらに下部バリア層(ここではInAlP 層)12Xを含む。そして、半導体積層構造26Xを形成する工程は、下部バリア層12 Xを形成し、下部バリア層12X上に、伝導帯のエネルギが下部バリア層12Xよりも低 い第1層13X及び第3層17Xを含む電子走行層24Xを形成し、電子走行層24X上 に、伝導帯のエネルギが電子走行層24Xの第1層13X及び第3層17Xよりも高い電 子供給層(ここではInAlP層)25Xを形成する、各工程を含む。つまり、下部バリ ア層12X、電子走行層24X及び電子供給層25Xによって構成される量子井戸の中に 、電子走行層24Xの第1層13X、第2層15X及び第3層17Xによって構成され、 この量子井戸よりも伝導帯のエネルギが深い(低い)量子井戸を形成する(図15、図1 6参照)。

[0096]

また、本実施形態では、III - V族化合物半導体のV族元素よりも原子半径の大きい V族元素を照射する工程で、III - V族化合物半導体のV族元素よりも原子半径の大き いV族元素を照射することによって形成される混晶領域14X,16Xの伝導体のエネル ギは、第2層15Xの伝導帯のエネルギよりも低い(図15、図16参照)。 (その他)

なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではな く、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。 【0097】

以下、上述の実施形態及び変形例に関し、更に、付記を開示する。

(付記1)

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を備え、

前記電子走行層は、III - V族化合物半導体からなり、第1層、第2層及び第3層が 順に積層された構造を有し、前記第2層は前記第1層及び前記第3層よりも電子の有効質 量の軽い半導体からなり、前記第2層の伝導帯のエネルギが前記第1層及び前記第3層の 伝導帯のエネルギよりも低く、前記第1層と前記第2層との界面及び前記第2層と前記第 3層との界面に、前記III - V族化合物半導体のV族元素が、前記III - V族化合物 半導体の前記V族元素よりも原子半径の大きいV族元素で置換された混晶領域を有するこ とを特徴とする半導体装置。

[0098]

(付記2)

前記半導体積層構造は、さらに下部バリア層を含み、前記下部バリア層、前記電子走行 層及び前記電子供給層が順に積層された構造を有し、前記電子走行層の前記第1層及び前 記第3層の伝導帯のエネルギが前記下部バリア層及び前記電子供給層の伝導帯のエネルギ よりも低いことを特徴とする、付記1に記載の半導体装置。

[0099]

(付記3)

前記混晶領域の伝導体のエネルギは、前記第2層の伝導帯のエネルギよりも低いことを 特徴とする、付記1又は2に記載の半導体装置。

(付記4)

前記III-V族化合物半導体の前記V族元素はAsであり、前記III-V族化合物 半導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とす る、付記1~3のいずれか1項に記載の半導体装置。

[0100]

(付記5)

前記電子走行層は、前記第1層としてInGaAs層、前記第2層としてInAs層、 ³⁰ 前記第3層としてInGaAs層が順に積層された構造を有することを特徴とする、付記 4に記載の半導体装置。

(付記6)

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はAsであることを特徴とする 、付記1~3のいずれか1項に記載の半導体装置。

[0101]

(付記7)

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とする ⁴⁰

、付記1~3のいずれか1項に記載の半導体装置。

(付記8)

前記電子走行層は、前記第1層としてInGaP層、前記第2層としてInP層、前記 第3層としてInGaP層が順に積層された構造を有することを特徴とする、付記6又は 7に記載の半導体装置。

【0102】

(付記9)

基板の上方に少なくとも電子走行層、電子供給層を含む半導体積層構造を形成する工程 を含み、

前記電子走行層を形成する工程は、

10

Ⅰ Ι Ι Ι - V 族化合物半導体からなる第1層を形成し、

前記第1層上に、前記第1層よりも電子の有効質量の軽いIII-V族化合物半導体からなり、伝導帯のエネルギが前記第1層よりも低い第2層を形成し、

(22)

前記第2層上に、前記第2層よりも電子の有効質量の重いIII-V族化合物半導体からなり、伝導帯のエネルギが前記第2層よりも高い第3層を形成する、各工程を含み、

さらに、前記第1層を形成する工程と前記第2層を形成する工程との間及び前記第2層 を形成する工程と前記第3層を形成する工程との間に、前記III・V族化合物半導体の V族元素よりも原子半径の大きいV族元素を照射する工程を含むことを特徴とする半導体 装置の製造方法。

【0103】

(付記10)

前記半導体積層構造は、さらに下部バリア層を含み、

前記半導体積層構造を形成する工程は、

前記下部バリア層を形成し、

前記下部バリア層上に、伝導帯のエネルギが前記下部バリア層よりも低い前記第1層及 び前記第3層を含む前記電子走行層を形成し、

前記電子走行層上に、伝導帯のエネルギが前記電子走行層の前記第1層及び前記第3層 よりも高い前記電子供給層を形成する、各工程を含むことを特徴とする、付記9に記載の 半導体装置の製造方法。

【0104】

(付記11)

前記III-V族化合物半導体の前記V族元素よりも原子半径の大きい前記V族元素を 照射する工程で、前記III-V族化合物半導体の前記V族元素よりも原子半径の大きい 前記V族元素を照射することによって形成される混晶領域の伝導体のエネルギは、前記第 2層の伝導帯のエネルギよりも低いことを特徴とする、付記9又は10に記載の半導体装 置の製造方法。

[0105]

(付記12)

前記III-V族化合物半導体の前記V族元素はAsであり、前記III-V族化合物 半導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とす る、付記9~11のいずれか1項に記載の半導体装置の製造方法。

(付記13)

前記電子走行層を形成する工程において、前記第1層としてInGaAs層を形成し、 前記第2層としてInAs層を形成し、前記第3層としてInGaAs層を形成すること を特徴とする、付記12に記載の半導体装置の製造方法。

[0106**]**

(付記14)

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半導体の前記V族元素よりも原子半径の大きい前記V族元素はAsであることを特徴とする

、付記9~11のいずれか1項に記載の半導体装置の製造方法。

(付記15)

前記III-V族化合物半導体の前記V族元素はPであり、前記III-V族化合物半 導体の前記V族元素よりも原子半径の大きい前記V族元素はSbであることを特徴とする 、付記9~11のいずれか1項に記載の半導体装置の製造方法。

[0107]

(付記16)

前記電子走行層を形成する工程において、前記第1層としてInGaP層を形成し、前記第2層としてInP層を形成し、前記第3層としてInGaP層を形成することを特徴 とする、付記14又は15に記載の半導体装置の製造方法。

【符号の説明】

30

20

10

[0108]10 基板(InP基板) 10X 基板(GaAs基板) 11、11X バッファ層 12 In Al As 下部バリア層 12X InAlP下部バリア層 13 In G a A s 層 (第1層) 13X InGaP層(第1層) 14 Sb 照射領域(混晶領域) 14X As又はSb照射領域(混晶領域) 15 In As 層(第2層) 15X InP層(第2層) 16 Sb照射領域(混晶領域) 16X A s 又は S b 照射領域(混晶領域) 17 InGaAs層(第3層) 17X InGaP層(第3層) 18 I n A l A s スペーサ層 18X InAlPスペーサ層 19、19X Si ドーピング層 20 In Al As バリア層 20X InAlPバリア層 21 In P エッチング停止層 22 n - InGaAsキャップ層 22X n-InGaPキャップ層 23、23X SiO₂膜 24、24X 電子走行層(コンポジットチャネル層) 25、25X 電子供給層 26、26X 半導体積層構造 31、31X ソース電極 32、32X ドレイン電極 33、33X ゲート電極 41 レジスト膜(ZEP) 42 レジスト膜(PMGI) 43 レジスト膜(ZEP)

10

20















【図7】 【図8】 23 -43 31~ 32 42 41 -23 - 22 ~ __21 _ 31--32 _ 20 _ ____19 - 22 -25 - 18 __21 - 17 - 16 - 15 - 14 - 13 _ 20 26--24 _ 19 25 - 18 - 17 - 16 - 15 - 14 - 13_ - 12 26-24 -- 11 - 12 -10 ____ -11 -10





(26)



(27)

【図15】



【図16】







フロントページの続き

(56)参考文献 特開平08-181304(JP,A) 特開平10-284721(JP,A) 特開平06-084960(JP,A) 特開2013-074042(JP,A) 特開2007-081103(JP,A) 特開2004-103888(JP,A)

(58)調査した分野(Int.Cl., DB名)

Н	0	1	L	2	1	/	3	3	8
Н	0	1	L	2	9	/	7	7	8
Н	0	1	L	2	9	/	8	1	2