

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-182817
(P2014-182817A)

(43) 公開日 平成26年9月29日(2014.9.29)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 9/318 (2006.01)	G06F 9/30 320C	5B033
G06F 9/32 (2006.01)	G06F 9/32 320F	
	G06F 9/32 330C	

審査請求 有 請求項の数 33 O L 外国語出願 (全 41 頁)

(21) 出願番号 特願2014-47202 (P2014-47202)
 (22) 出願日 平成26年3月11日 (2014.3.11)
 (31) 優先権主張番号 13/838, 450
 (32) 優先日 平成25年3月15日 (2013.3.15)
 (33) 優先権主張国 米国 (US)

(71) 出願人 591003943
 インテル・コーポレーション
 アメリカ合衆国 95054 カリフォル
 ニア州・サンタクララ・ミッション カレ
 ッジ ブレーバード・2200
 (74) 代理人 110000877
 龍華国際特許業務法人
 (72) 発明者 グロチョウスキ、エドワード ティー、
 アメリカ合衆国 95054 カリフォル
 ニア州・サンタクララ・ミッション カレ
 ッジ ブレーバード・2200 インテル
 ・コーポレーション内

最終頁に続く

(54) 【発明の名称】 条件付きショート前方分岐の計算的に等価な述語付き命令への変換


(57) 【要約】

【課題】条件分岐を処理するプロセッサを提供する。

【解決手段】本プロセッサは、条件付きショート前方分岐を取り込むための命令取り込み論理を含む。

当該条件付きショート前方分岐は、条件分岐命令と、当該条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットと、を含み得る。この一つ以上の命令のセットは、条件分岐命令と当該条件分岐命令によって示される前方分岐ターゲット命令との間にある。また、本プロセッサは、命令取り込み論理と連結された命令変換論理を含む。命令変換論理は、条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換するものである。また、他の諸プロセッサを、様々な方法およびシステムと併せ開示する。

【選択図】図2



【特許請求の範囲】**【請求項 1】**

条件分岐を処理するプロセッサであって、

条件付きショート前方分岐を取り込むための命令取り込み論理であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、

前記命令取り込み論理と連結された命令変換論理であって、前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、命令変換論理とを含む、プロセッサ。

10

【請求項 2】

前記命令変換論理は、前記条件分岐命令を除去することができる、請求項 1 に記載のプロセッサ。

【請求項 3】

前記命令変換論理が、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する、請求項 1 または 2 に記載のプロセッサ。

【請求項 4】

前記命令変換論理が、前記条件分岐命令と前記前方分岐ターゲット命令との間にある複数の命令の各々を、述語なし命令から述語付き命令に変換する、請求項 1 ~ 3 のいずれか一項に記載のプロセッサ。

20

【請求項 5】

前記命令変換論理が、前記条件分岐命令が条件成立であるか、または不成立であるかの予測に関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を出力する、請求項 1 ~ 4 のいずれか一項に記載のプロセッサ。

【請求項 6】

前記命令変換論理が、前記プロセッサのパイプラインの解読段階にハードウェア論理を含む、請求項 1 ~ 5 のいずれか一項に記載のプロセッサ。

【請求項 7】

前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットが単一の移動命令からなり、前記命令変換論理は、前記単一の移動命令を条件付き移動命令に変換する、請求項 1 ~ 6 のいずれか一項に記載のプロセッサ。

30

【請求項 8】

前記条件付き移動命令は、前記条件付き移動命令の条件が偽であるとき、例外処理を開始しない、請求項 7 に記載のプロセッサ。

【請求項 9】

前記命令変換論理は、前記命令変換論理が前記条件分岐命令に対する分岐予測を知る必要なしに、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を出力する、請求項 1 に記載のプロセッサ。

40

【請求項 10】

前記命令変換論理と連結されたバックエンド論理をさらに含み、前記バックエンド論理は、前記一つ以上の述語付き命令の前記計算的に等価なセットを実行し、前記条件分岐命令が条件成立であると判定されると、前記一つ以上の述語付き命令の前記計算的に等価なセットの前記実行を反映するために、アーキテクチャの状態の更新をしないと決める、請求項 1 に記載のプロセッサ。

【請求項 11】

前記命令変換論理と連結されたバックエンド論理をさらに含み、前記バックエンド論理は、前記一つ以上の述語付き命令の前記計算的に等価なセットを実行し、前記条件分岐命令が条件不成立であると判定されると、前記一つ以上の述語付き命令の前記計算的に等価

50

なセットの前記実行を反映するために、アーキテクチャの状態の更新をすると決める、請求項 1 に記載のプロセッサ。

【請求項 1 2】

前記命令取り込み論理が、前記条件分岐命令の予測と関係なく、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令を常に取り込む、請求項 1 に記載のプロセッサ。

【請求項 1 3】

条件分岐を処理する方法であって、

条件付きショート前方分岐を取り込む段階であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く段階と、

前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する段階と

を含む、方法。

【請求項 1 4】

前記条件分岐命令が条件成立であるか、または不成立かどうかの予測に関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む、請求項 1 3 に記載の方法。

【請求項 1 5】

前記変換する段階が、前記条件分岐命令と前記前方分岐ターゲット命令との間の前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する段階を含む、請求項 1 3 または 1 4 に記載の方法。

【請求項 1 6】

前記変換する段階が、前記条件分岐命令と前記前方分岐ターゲット命令との間の複数の命令の各々を、述語なし命令から述語付き命令に変換する段階を含む、請求項 1 3 または 1 4 に記載の方法。

【請求項 1 7】

前記変換する段階が前記条件分岐命令を除去する段階を含み、前記変換する段階は、プロセッサのパイプラインの解読段階で変換する段階を含む、請求項 1 3 または 1 4 に記載の方法。

【請求項 1 8】

分岐予測論理のオペレーションに関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む、請求項 1 3 ~ 1 7 のいずれか一項に記載の方法。

【請求項 1 9】

前記一つ以上の述語付き命令の前記計算的に等価なセットを実行する段階と、

實際上、前記条件分岐命令が条件成立であると判定する段階と、

前記条件分岐命令が条件成立であると判定するのに応じて前記一つ以上の述語付き命令の前記計算的に等価なセットの前記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と、

をさらに含む、請求項 1 3 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 0】

条件分岐を処理する方法であって、

条件分岐命令を検出する段階と、

前記条件分岐命令の後にショート前方分岐が続いていると判定する段階と、

前記ショート前方分岐内の全ての命令が、対応する計算的に等価な述語付き命令に変換可能なことを判定する段階と

を含む、方法。

【請求項 2 1】

10

20

30

40

50

前記ショート前方分岐内の前記命令の前記全てを、前記対応する計算的に等価な述語付き命令に変換する段階と、前記条件分岐命令を除去する段階と、をさらに含む、請求項 20 に記載の方法。

【請求項 22】

前記計算的に等価な述語付き命令を実行する段階と、
前記条件分岐命令が条件成立であると最終的に判定する段階と、
前記条件分岐命令が条件成立であると判定した後、前記計算的に等価な述語付き命令の前記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と、
をさらに含む、請求項 20 に記載の方法。

【請求項 23】

条件分岐を処理するためのシステムであって、
相互接続と、
前記相互接続に連結されたプロセッサであって、
条件付きショート前方分岐を取り込むための命令取り込み論理であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、

前記命令取り込み論理と連結された命令変換論理であって、前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、前記命令変換論理と

を含む前記プロセッサと、
前記相互接続と連結されたダイナミックランダムアクセスメモリ (DRAM) と
を備える、システム。

【請求項 24】

前記命令変換論理が前記条件分岐命令を除去し、さらに、前記命令変換論理は、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する、請求項 23 に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書で説明する諸実施形態は一般にプロセッサに関する。具体的には、本明細書で説明する諸実施形態は、一般にプロセッサ内での条件分岐の取り扱いに関する。

【背景技術】

【0002】

ある種のプロセッサは、パイプライン化された実行を用いて実行段階をオーバーラップさせる。これは、複数の命令が同時に相異なる実行の段階にあることを可能にし、パフォーマンスの改善に役立つ。達成される並行処理の量は、パイプラインの深さが増すにつれ増加する傾向がある。時間がたつにつれ、特定のプロセッサは、パフォーマンスの改善を図って益々深いパイプラインを組み込むようになった。これらの深いパイプラインは、命令ストリームが分かっている場合は、パイプラインを満杯に保つことができ、後続命令の実行がパイプライン中の先行命令の結果を待つ必要がなく、より効率的となることになる。

【0003】

一つの難題は、プロセッサによって実行されるプログラムまたはコードは、通常、条件分岐を包含していることである。かかる条件分岐の例には、「条件が一致、もしくは不一致の場合にジャンプする」型の命令、または当該技術分野で既知の他の条件付き制御のフロー変更命令が含まれる。条件分岐は、実行のフローを、条件によって二つの取り得る方向の一つに分岐させることができる。これら二つの方向は、多くの場合「条件成立パス」および「条件不成立パス」と呼ばれる。「条件不成立パス」は、通常、実行されているコ

10

20

30

40

50

ード中の次に続く命令に進み、一方、「条件成立パス」は、通常、途中にある一つ以上の命令を越えて不連続なターゲット命令にジャンプ、移動、または分岐する。分岐条件が成立するか、または不成立かどうかは、一般に、当該命令に関連付けられた条件の評価によって決まる（例えば、当該条件に一致するかしないか）。

【0004】

パフォーマンスの改善に役立つように、現在のほとんどのプロセッサは、条件分岐の実際の方向が決まる前に、条件分岐の方向を予測するのを助力するための分岐予測器を備えている。一般に、条件分岐の実際の方向は、パイプラインの後の段階で条件が実際に評価されるまでは完全に未知である。しかしながら、分岐予測器は、分岐予測メカニズムまたは論理を用いて、条件分岐の方向を（例えば、過去の履歴に基づいて）予測することができる。これは、プロセッサのパフォーマンスを改善するための助力となり得る。分岐予測器がなければ、プロセッサは、さらなる命令をパイプライン中に取り込むことが可能になるために、条件分岐命令に関連付けられた条件の評価を待たねばならないこともあろう。しかしながら、分岐予測器は、最も可能性の高い条件分岐の方向を予測することによって、かかる時間浪費を回避する助力をすることができる。次いで、予測された分岐方向を用いてさらなる命令を取り込み、それらを推測で実行することが可能になる。

10

【発明の概要】

【発明が解決しようとする課題】

【0005】

最終的には、予測された分岐方向が正しかったか、間違っていたかが判明することになる。予測された分岐方向が正しいことが判明した場合、推測で実行された命令の結果および/または状態を用いることができる。この場合、推測がなければ、条件分岐の実際の方向の評価を待つ間に休止状態だった、または少なくとも不十分な活用状態だった可能性のある、パイプライン段階のより高い利用率のおかげで、一般的にはプロセッサのパフォーマンスおよびスピードが増大することになる。しかしながら、逆に予測された分岐方向が間違っていた（例えば、分岐予測器がミス予測をした）ことが判明した場合は、推測で実行された命令による、当該条件分岐命令以降の一切の結果および/または状態は、通常、放棄しなければならないことになる。多くの場合、パイプラインはフラッシュされる（パイプライン中で現在走行中の命令が放棄される）ことになり、実行は、ミス予測が生じた条件分岐に巻き戻されて、今や正しいことが分かった別の分岐方向に再開始されることになろう。この結果は、パフォーマンス上の不利益およびエネルギー上の不利益の両方をもたらしがちなので、一般に望ましくない。

20

30

【0006】

本発明は、本発明の実施形態を例示するために用いられる、以下の説明および添付の図面を参照することによって最良に理解することができよう。

【図面の簡単な説明】

【0007】

【図1】条件付きショート前方分岐を含む、プログラムまたはコードの部分のブロック流れ図である。

【0008】

【図2】条件分岐を処理するプロセッサの実施形態のブロック図である。

40

【0009】

【図3】条件分岐を処理する方法の実施形態のブロック流れ図である。

【0010】

【図4】条件付きショート前方分岐の検出および変換論理を示すブロック図である。

【0011】

【図5】条件付きショート前方分岐を検出し変換するかどうかを判定する方法の実施形態のブロック流れ図である。

【0012】

【図6】条件付きショート前方分岐の一つ以上の述語付き命令の計算的に等価なセットへ

50

の変換の例示的な実施形態を示す。

【0013】

【図7】条件付きショート前方分岐を表しこれと計算的に等価な、一つ以上の述語付き命令のセットを反映するために、アーキテクチャの状態を更新し、または更新しないバックエンド論理の実施形態のブロック図である。

【0014】

【図8A】本発明の実施形態による、例示的なインオーダーパイプラインと、例示的なレジスタリネームおよびアウトオブオーダーの発行/実行のパイプラインと、の両方を示すブロック図である。

【0015】

【図8B】本発明の実施形態による、例示的な実施形態のインオーダーアーキテクチャコアと、プロセッサに含めるための例示的なレジスタリネームおよびアウトオブオーダーの発行/実行のアーキテクチャコアと、の両方を示すブロック図である。

【0016】

【図9A】本発明の実施形態による、単一のプロセッサコアと、オンダイ相互接続ネットワークへの当該コアの接続およびそのレベル2(L2)キャッシュのローカルサブセットとのブロック図である。

【0017】

【図9B】本発明の実施形態による、図9A中のプロセッサコアの部分の拡大図である。

【0018】

【図10】本発明の実施形態による、複数のコアを有することが可能であり、統合メモリコントローラを有することが可能で、且つ統合グラフィックスを有することが可能なプロセッサのブロック図である。

【0019】

【図11】本発明の実施形態による、システムのブロック図を示す。

【0020】

【図12】本発明の実施形態による、第一のさらに具体的な例示システムのブロック図を示す。

【0021】

【図13】本発明の実施形態による、第二のさらに具体的な例示システムのブロック図を示す。

【0022】

【図14】本発明の実施形態による、SoCのブロック図を示す。

【0023】

【図15】本発明の実施形態による、ソース命令セット中のバイナリ命令をターゲット命令セット中のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対照しているブロック図である。

【発明を実施するための形態】

【0024】

本明細書において、条件付きショート前方分岐を、一つ以上の述語付き命令および/または条件付きで実行される命令の計算的に等価なセットに変換するためのプロセッサ、方法、およびシステムを開示する。以下の説明では、数多くの具体的詳細が記載される(例えば、条件分岐命令の具体的な型、具体的な条件付きショート前方分岐、論理の実装、プロセッサ構成、マイクロアーキテクチャの詳細、オペレーションのシーケンス、論理の分割/統合の詳細、システムコンポーネントの種類および相互関係など)。但し、本発明の実施形態はこのような具体的詳細がなくても実践が可能であることを理解されたい。別の例では、本説明の理解を曖昧にしないため、周知の回路、構造体、および技法は詳細に示していない。

【0025】

図1は、プロセッサによって実行されるプログラムまたはコード100の一部のプロッ

10

20

30

40

50

ク流れ図であって、条件付きショート前方分岐101を含む。条件分岐命令103が、この条件付きショート前方分岐の開始部に置かれている。この条件分岐命令は「条件成立パス」および「条件不成立パス」を有する。条件成立パスは、条件分岐命令によって示された前方分岐ターゲット命令106に進む。条件分岐命令は、例えば、前方分岐ターゲット命令を示すための（例えば、条件分岐命令から分岐ターゲット命令までのオフセットを指定する）引数またはソースオペランドを有することが可能である。

【0026】

様々な実施形態において、この条件分岐命令は、条件付きジャンプ命令、条件付き制御フロー飛び越し命令、または当該技術分野で既知の他の型の条件分岐命令を表し得る。Intelアーキテクチャは、条件付きジャンプ命令のいくつかの適切な例を含む。適切な「条件が一致すればジャンプ」（jcc）命令のいくつかの代表的な例としては、（a）上回れば（carry flag = 0 and zero flag = 0）ショートジャンプする命令（JA）、（b）キャリーならば（carry flag = 1）ショートジャンプする命令（JC）、（c）0ならば（zero flag = 1）ニアジャンプする命令（JZ）、（d）ゼロでなければ（zero flag = 0）ショートジャンプする命令（JNZ）、（e）以下ならば（carry flag = 1 or zero flag = 1）ニアジャンプする命令（JBE）、および（f）大きくないならば（zero flag = 1 or sign flag OF）ニアジャンプする命令（JNG）が挙げられるが、これらに限定されない。また、Intel（登録商標）Itanium（登録商標）アーキテクチャも適切な分岐命令を含む。例えば、br（分岐）命令は、分岐命令が限定述語を使って分岐をするかどうかを判定する、cond（条件）型を有する。述語が1の場合、分岐が成立し、1でない場合は不成立である。また、いくつかのRISCアーキテクチャも、条件分岐命令のいくつかの適切な例を含む。かかる条件分岐命令のいくつかの代表的な例としては、（a）等しければ分岐の命令（BEQ：branch if equal）、（b）不等であれば分岐の命令（BNE：branch if not equal）、（c）キャリークリアならば分岐の命令（BCC：branch if carry clear）、（d）キャリーセットならば分岐の命令（BCS：branch if carry set）、（e）符号付きが条件より大ならば分岐の命令（BGT：branch if signed greater than）、および（f）オーバーフローがなければ分岐の命令（BVC：branch if no overflow）が挙げられるが、これらに限定されない。

【0027】

「条件不成立パス」は、条件分岐命令と当該条件分岐命令により示された前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセット102に進む。図示の実施形態において、これらには、プログラムの順に条件分岐命令に直につながる少なくとも一つの命令104が含まれる。随意的に、いくつかの実施形態において、条件付きショート前方分岐101は、条件分岐命令と前方分岐ターゲット命令との間で、プログラムの順に一つ以上の他の任意の順次的な命令105を含めることもできる。いくつかの実施形態において、条件付きショート前方分岐には、条件分岐命令と前方分岐ターゲット命令との間に1～約5個または1～約3個の命令を含めることが可能であるが、但し、本発明の範囲はこれに限定されない。他の実施形態では、所与のアーキテクチャにおいて（例えばItaniumアーキテクチャにおけるように）十分に多様な条件付き/述語付き命令が利用可能であることを前提として、もっと大きな条件前方分岐を使用することも可能である。

【0028】

図2は、条件分岐を処理するプロセッサ210のある実施形態のブロック図である。いくつかの実施形態において、このプロセッサは汎用プロセッサ（例えば、デスクトップ、ラップトップ、および類似のコンピュータに使われるような種類の汎用マイクロプロセッサ）とすることができる。あるいは、このプロセッサを特定用途向けプロセッサとすることも可能である。適切な特定用途向けプロセッサの例としては、ネットワークプロセッサ

、通信用プロセッサ、暗号用プロセッサ、グラフィックスプロセッサ、コプロセッサ、内蔵プロセッサ、デジタル信号プロセッサ(DSP)、およびコントローラ(例えば、マイクロコントローラ)が挙げられるが、これらに限定されない。このプロセッサは、様々な複合命令セットコンピューティング(CISC)プロセッサ、様々な縮小命令セットコンピューティング(RISC)プロセッサ、様々な超長命令語(VLIW)プロセッサ、これらの様々なハイブリッド、または他の種類全体のプロセッサの任意のものとすることができる。

【0029】

このプロセッサは、フロントエンド論理212を有する。このフロントエンド論理は、命令取り込み論理213を含む。この命令取り込み論理は、ストレージデバイス211から、条件付きショート前方分岐201の命令を含め、コード200の命令を取り込む。様々な実施形態において、このストレージデバイスには、キャッシュ(例えば、命令キャッシュ、ならびに命令およびデータキャッシュなど)またはプロセッサがシステム中に展開される際に連結が可能なメモリを含めることができる。いくつかの実施形態において、条件付きショート前方分岐には、条件分岐命令、および条件分岐命令と当該条件分岐命令によって示された前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットを含めることができる。

10

【0030】

いくつかの実施形態において、この条件付きショート前方分岐は、図1の条件付きショート前方分岐と類似または同一であり得る。あるいは、この条件付きショート前方分岐を図1のものとは異なるものとすることもできる。取り込まれる命令は、実行のためプロセッサに供される、マシンコード命令、アセンブリ言語命令、マクロ命令、または他の比較的ハイレベルな命令、または制御信号を表し得る。これらの命令は、プロセッサの命令セットアーキテクチャ(ISA)の一部とすることが可能である。ISAは、プログラミングに関する、プロセッサのアーキテクチャの一部であって、通常、プロセッサの、ネイティブな命令、アーキテクチャレジスタ、データ型、アドレスモードなどを含む。

20

【0031】

再度、図2を参照すると、命令変換論理214は命令取り込み論理213と連結されている。いくつかの実施形態において、命令変換論理には、命令解読論理および/またはプロセッサのパイプラインの解読段階にある論理を含めることができる。本明細書では、この命令解読論理を、解読論理、解読ユニット、またはデコーダと称することがある。命令変換論理は、ハードウェア(例えば、集積回路、トランジスタなど)、ファームウェア(例えば、不揮発性メモリに格納された命令)、ソフトウェア、またはこれらの組み合わせを含め、様々な異なるメカニズムを用いて実装することができる。いくつかの実施形態において、命令変換論理は、何らかのファームウェアおよび/またはソフトウェアに組み合わされ得る少なくとも何らかのオンダイのハードウェア論理を含む。命令変換論理を実装するための適切なメカニズムの例としては、マイクロコード読み取り専用メモリ(ROM)、ルックアップテーブル、ハードウェア実装、プログラム可能論理アレイ(PLA)、および当該技術分野で既知の命令解読および変換メカニズムが挙げられるが、これらに限定されない。

30

40

【0032】

命令変換論理は、命令取り込みユニットから、取り込まれたマシン命令、マクロ命令、または他の比較的ハイレベルな命令、または制御信号を受信することが可能である。命令変換論理は、受信した命令または制御信号を、対応する比較的の低レベルのマイクロ命令、マイクロ演算、マイクロops、マイクロコードエントリポイント、もしくは他のより低レベルの命令または制御信号に変換することができる。適切な変換の例としては、解読、エミュレート、モーフ、翻訳、他の方法による変換、またはこれらの組み合わせが挙げられるが、これらに限定されない。比較的の低レベルの命令または制御信号は、さらに低レベル(例えば、回路レベルまたはハードウェアレベル)の演算を介して、比較的ハイレベルの命令または制御信号の演算を実施することができる。一つの態様において、比

50

較的に低レベルの命令または制御信号は、ネイティブのプロセッサハードウェア（例えば、実行ユニット、回路など）上で実行可能または実装可能であり得る。

【0033】

再度、図2を参照すると、いくつかの実施形態において、条件付きショート前方分岐201の命令は、命令変換論理214にも提供することができる。命令変換論理は、条件付きショート前方分岐の命令を、計算的におよび/または機能的に等価な、一つ以上の述語付き命令のセットに変換する命令変換論理215を含む。いくつかの実施形態において、これら述語付き命令は、これらが当初の命令と（例えば、算術的、論理的に）同一または等価な演算を遂行できる点で、およびこれらが当初の命令と同一または等価なオペランド（例えば、アーキテクチャレジスタ、メモリ場所など）上で作動する点で、当初の命令と計算的におよび/または機能的に等価であり得る。いくつかの実施形態において、条件付きショート前方分岐中の条件分岐命令の後の各命令は、述語なし命令から、対応する機能的に等価な述語付き命令に変換することが可能である。

10

【0034】

いくつかの実施形態において、命令変換論理215は、変換の一部として条件分岐命令を除去することができる。いくつかの実施形態では、条件分岐マイクロ命令の条件態様は、少なくとも概念的には、条件付きショート前方分岐内（例えば、条件分岐命令と当該条件分岐命令のターゲットとの間）の一つ以上のマイクロ命令の各々に組み合わせることが可能である。いくつかの実施形態において、条件分岐命令（すなわち、分岐態様）が除去され、条件態様を、条件付きショート前方分岐内の他の命令の各々の解釈されたバージョン（例えば、マイクロ命令）中に組み入れる、変換を実施することができる。

20

【0035】

図示のように、いくつかの実施形態では、分岐予測器による、条件分岐命令が「条件成立」であるか、または「条件不成立」であるかの予測に関係なく、および/または分岐予測器が分岐予測をする必要さえなしに、および/または命令変換論理が分岐予測を知る必要なしに、述語付き命令の機能的におよび/または計算的に等価なセットに対応するおよび/またはこれを表す命令（例えば、マイクロ命令）または他の制御信号216を、命令変換論理からバックエンド論理217に出力することができる。すなわち、通常は、分岐が条件成立であると予測された場合には、パイプライン中に挿入されない、条件付きショート前方分岐内の命令を表す制御信号は、今や、分岐予測に関係なく、および/またはかかる分岐予測を行う必要さえなく、パイプライン中に挿入することが可能である。これは、分岐予測ミスの場合に、通常必要となるパイプラインのフラッシュ、および/または実行の巻き戻しを回避する必要性の助力となり得る。いくつかの実施形態において、変換を実施するのは、ソフトウェアコンパイラでなく、むしろプロセッサのハードウェアまたは他の論理である。

30

【0036】

再度、図2を参照すると、バックエンド論理217は、当初の条件付きショート前方分岐の条件分岐命令に関連付けられた条件の最終的に判断された結果に基づいて、一つ以上の述語付き命令の機能的におよび/または計算的に等価なセットを反映するため、アーキテクチャの状態を更新し、または更新しない論理218を含む。いくつかの実施形態において、条件分岐命令の条件の結果が、条件分岐が条件成立と最終的に判断される場合、論理218は、述語付き命令の機能的におよび/または計算的に等価なセットを反映するために、アーキテクチャの状態を更新しないことができる。逆に、条件分岐命令の条件の結果が、条件分岐が条件不成立であると最終的に判断される場合、論理218は、述語付き命令の機能的におよび/または計算的に等価なセットを反映するために、アーキテクチャの状態を更新することができる。いくつかの実施形態において、当該論理は、選択論理を用い、述語付き命令の結果を選択するか、もしくは、述語付き命令を無視、および/またはあたかもそれらが実行されなかったかのように作動して、従来方式による結果を選択する。

40

【0037】

50

有利には、条件付きショート前方分岐の述語付き命令へのかかる変換、およびアーキテクチャの状態を更新し、もしくは更新しないためのかかる述語付き命令の使用は、ミス予測された条件分岐のスピードおよびエネルギー上の不利益を回避することによって、プロセッサのスピードおよびエネルギー保全の改善に役立たせることができる。ショートな前方へのループ内の、条件分岐命令に後続する命令群は、パイプライン中に入力されるが、最終的に条件分岐が条件成立であるか、または不成立であるかが判定されるまでは、条件付き実行制御を使って処理される。分岐予測ミスが生じた場合のプロセッサの実行の巻き戻し、および推測で実行された関連する状態の放棄の必要はない。かかる利点は、特に、益々深まるパイプラインを有する（例えば、パイプライン中に百単位の走行中の命令を有する）特定の大型アウトオブオーダープロセッサで大きいことになる。

10

【0038】

本説明が曖昧になるのを避けるため、比較的単純なプロセッサ210を提示し説明している。他の実施形態において、プロセッサには、随意的に、例えば、命令先取りバッファ、命令待ち行列、命令および/またはデータキャッシュ、命令および/またはデータ翻訳索引バッファ、マイクロ命令待ち行列、リネーム/割り当てユニット、マイクロ命令シーケンサ、実行ユニット、除去/完遂ユニット、レジスタリネームユニット、バスインターフェースユニット、第二および/またはよりハイレベルの命令および/またはデータキャッシュ、プロセスに含まれる他のコンポーネント、およびこれらの様々な組み合わせなど、他の周知のコンポーネントを含めることができる。文字通り数えきれないほどの、プロセッサ内のコンポーネントの異なる組み合わせおよび構成があり、諸実施形態は、い

20

【0039】

図3は、条件分岐を処理する方法320の実施形態のブロック流れ図である。いくつかの実施形態において、図3のオペレーションおよび/または方法は、図2のプロセッサによって、および/またはその内部で実施することができる。本明細書で図2のプロセッサについて説明したコンポーネント、特徴、および特定の随意的詳細は、図3のオペレーションおよび/または方法に対しても随意に適用され、諸実施形態において、それらは、図2のプロセッサによって、および/またはその内部で実施することが可能である。あるいは、図3のオペレーションおよび/または方法は、類似のまたは全く異なるプロセッサまたは装置によって、および/またはその内部で実施することもできる。さらに、図2のプロセッサも、図3のものと同じの、類似の、またはそれらと全く異なるオペレーションおよび/または方法を実施することが可能である。

30

【0040】

本方法は、ブロック321で、条件付きショート前方分岐を取り込む段階を含む。いくつかの実施形態において、条件付きショート前方分岐には、条件分岐命令と、条件分岐命令と当該条件分岐命令によって示された前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットを含めることができる。いくつかの実施形態において、この条件付きショート前方分岐は、図1の条件付きショート前方分岐と類似または同一であり得る。あるいは、この条件付きショート前方分岐を図1に示されたものとは異なるものとすることもできる。

40

【0041】

また、本方法は、ブロック322で、条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する段階を含む。いくつかの実施形態において、これには、条件分岐命令と前方分岐ターゲット命令との間の一つ以上の各命令を、述語なし命令から対応する述語付き命令に変換する段階を含めることができる。いくつかの実施形態では、これには条件分岐命令を除去する段階を含めることもできる。

【0042】

いくつかの実施形態において、本方法は、一つ以上の述語付き命令の計算的に等価なセットに対応するおよび/またはこれを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含めることが可能である。いくつかの実施形態において、これは、条件

50

分岐命令が条件成立か、または不成立かどうかの予測に関係なく行うことができる。いくつかの実施形態において、これは、分岐予測論理のオペレーションに関係なく、および/または分岐予測器が条件分岐予測に対する条件予測を行うのかどうかに関係なく、および/または、分岐予測がされても、命令変換論理がそれを知っているかどうかに関係なく、行うことが可能である。

【0043】

図4は、条件付きショート前方分岐の検出および変換論理415を示すブロック図である。図5は、条件付きショート前方分岐を変換するかどうかを検出し判定する方法535の実施形態のブロック流れ図である。説明を効率化するために、図4の論理を参照しながら、図5のオペレーションおよび方法を説明することにする。但し、図5のオペレーションおよび方法は、図4のものと類似のまたはそれらと異なる実施形態によっても実施が可能であることを理解されたい。さらに、図4の論理が、図5のオペレーションと同一の、類似の、またはそれらと異なるオペレーションおよび方法を実施することも可能である。

10

【0044】

図4を参照すると、条件付きショート前方分岐検出論理425は、条件付きショート前方分岐401を検出する。図5を参照すると、本方法は、ブロック536で、条件付きショート前方分岐を検出する段階を含む。いくつかの実施形態において、これには、条件分岐命令を検出する段階と、分岐が前方向きでショート（例えば、約1～約10個の命令、または約1～約5個の命令）であるかどうかを判定するために、当該条件分岐命令の前方分岐ターゲットを調べる段階と、を含めることができる。

20

【0045】

再度、図4を参照すると、条件付きショート前方分岐を変換するかどうかを判定する論理426が、条件付きショート前方分岐検出論理425と連結されている。いくつかの実施形態において、この判定は、条件付きショート前方分岐内の、条件分岐命令と当該条件分岐命令の前方分岐ターゲットとの間にある一つ以上の命令の全てに対し、対応する計算的に等価な命令が利用可能であるかどうかに基づいて行うことができる。例えば、これらの命令の一つ以上に対し計算的に等価な述語付き命令が存在しない場合は、変換しないと判定することができ、もしくは、これらの命令の全てに対し計算的に等価な述語付き命令が存在する場合は、変換すると判定することができる。論理426が、条件付きショート前方分岐を変換しないと判定した場合、従来式の条件付きショート前方分岐処理論理427に、その分岐を提供することが可能である。逆に、論理426が条件付きショート前方分岐を変換すると判定した場合は、当該分岐を命令変換論理428に提供することができる。

30

【0046】

図5を参照すると、本方法は、ブロック537で、ショート前方分岐内の全ての命令が、対応する機能的におよび/または計算的に等価な述語付き命令に変換可能であるかどうかを判定する段階を含む。ショート前方分岐内の全命令が、対応する機能的におよび/または計算的に等価な述語付き命令に変換可能ではない場合は（すなわち、ブロック537の判定の「いいえ」）、ブロック538で、条件分岐命令の従来式の処理を行うことができる。また、ショート前方分岐内の全命令が、対応する機能的におよび/または計算的に等価な述語付き命令に変換可能な場合は（すなわち、ブロック537の判定の「はい」）、本方法はブロック539に進むことができる。

40

【0047】

再度、図4を参照すると、命令変換論理428は、論理426と連結されている。命令変換論理は、条件付きショート前方分岐の命令を変換する。命令変換論理は、述語なし命令を計算的に等価な述語付き命令にマッピングおよび変換する論理429を含む。マッピングおよび変換論理は、各述語なし命令を機能的に等価な述語付き命令にマッピングし変換する。例えば、ある所与のソースオペランドのペアに可算演算を行い、和をある宛先に格納することを指定する加算命令は、同じ所与のソースオペランドのペアに可算演算を行い、和を同じ宛先に格納することを指定する（だが条件付きで）述語付き加算命令にマッ

50

ピングし変換することができる。また、別の実施形態において、一対一、の命令と述語付き命令との対応よりも、むしろ、一対複数、または複数対一、の命令と述語付き命令との対応を用いることが可能である。一つ以上の計算的および/または機能的に等価な述語付き命令430は、例えば、さらなる解読論理または他の命令変換論理に、および/またはバックエンド論理に向けて出力される。なお、条件分岐命令403は、この変換の過程で除去431される。図5を参照すると、本方法は、ブロック539で、条件付きショート前方分岐を、一つ以上の述語付き命令の機能的におよび/または計算的に等価なセットに変換する段階を含む。

【0048】

図6は、条件付きショート前方分岐601の、一つ以上の述語付き命令の計算的に等価なセット630への変換の例示的な実施形態を示す。条件付きショート前方分岐601は、ターゲットオフセットを示し、条件が一致すればジャンプする(jcc)命令603を含む。このjcc命令は、「条件成立パス」および「条件不成立パス」を有する。条件成立パスは、jcc命令のターゲットオフセットに位置する前方分岐ターゲット命令606に進む。条件不成立パスは、mov命令604に進み、これは汎用レジスタrcxを汎用レジスタrbxに移動する命令である。これは単なる一例である。mov命令の後に、随意に、一つ以上のロード、格納、算術、または論理命令、あるいはこれらの組み合わせ605を置くことができる。

【0049】

jcc命令は、一つ以上の述語付き命令の計算的に等価なセット630から除去される631。また、条件成立および不成立パスも効果的に除去される。分岐予測の結果の如何に関係なく、あるいは分岐予測が行われたかどうかの如何にさえ関係なく、このショート前方分岐内には命令の飛び越しはない。一つ以上の述語付き命令の計算的に等価なセットは、mov命令640に対応するcmovz命令を含み、これは、条件付きまたは条件付き実行制御を使って汎用レジスタrcxを汎用レジスタrbxに移動するための命令である。cmovz命令は、Intelアーキテクチャ中にある既存の条件命令であり、条件の状態に関係なく例外処理を開始する。別の選択肢として、いくつかの実施形態では、cmovz命令を、条件付き移動命令の条件が偽の場合は例外処理を開始しない類似の命令、と置き換えることが可能である。このように、条件付き命令が実行されたことが想定されていない場合、当該命令は完全に無視することができ、一切の潜在的例外または同類のものを開始しないことを含め、何の影響ももたらさない。また、一つ以上の、計算的に等価な述語付きのロード、格納、算術、または論理命令、あるいはこれらの組み合わせ641が含まれている。これらの命令は計算的に命令605と等価である。述語付き命令のセットが用いられると決まったならば、これらは、対応する当初の述語なしの命令のセットと正確に同じ結果を出す必要がある。いくつかの実施形態において、前方分岐ターゲット606は変換する必要がないことに留意する。

【0050】

図7は、条件付きショート前方分岐を表しこれと計算的に等価な、一つ以上の述語付き命令のセット716を反映するために、アーキテクチャの状態を更新し、または更新しないバックエンド論理717の実施形態のブロック図である。いくつかの実施形態において、このバックエンド論理を図2のプロセッサとともに用いることができる。これに換えて、このバックエンド論理を、図2のものと類似なまたは異なるプロセッサとともに用いることもできる。さらに、図2のプロセッサを、同一の、類似の、もしくは異なるバックエンド論理とともに用いることも可能である。

【0051】

インオーダー論理の例示的な実施形態と、レジスタリネームおよびアウトオブオーダースケジューリング/実行/除去論理の例示的な実施形態との両方を示す。実線のボックスは、インオーダー論理を表し、随意的な追加の破線のボックスは、レジスタリネームおよびアウトオブオーダースケジューリング/実行/除去論理を表す。インオーダー態様がアウトオブオーダー態様のサブセットであることを所与として、アウトオブオーダーの

10

20

30

40

50

説明をするが、但し、本発明はこれに限定されるものではない。

【0052】

一つ以上の述語付き命令716が、バックエンド論理717に提供される。本明細書の他の箇所で説明しているように、これら一つ以上の述語付き命令は、条件付きショート前方分岐を表し、これと計算的に等価である。リネーム/割り当て論理750が、述語付き命令のセットを受信する。このリネーム/割り当て論理は、除去および/または完遂論理755、および一つ以上のスケジューラ論理751に連結されている。スケジューラ論理は、リザベーションステーション、集中型命令ウィンドウなどを含め、任意の数の相異なるスケジューラを表す。当該スケジューラ論理は、物理レジスタファイルユニット752に連結されている。この物理レジスタファイルユニットの各々は、一つ以上の物理レジスタファイルを表し、その相異なるファイルは、例えば、スカラ整数、スカラ浮動小数点、パック整数、パック浮動小数点、ベクトル整数、ベクトル浮動小数点、ステータス（例えば、実行対象の次の命令アドレスである命令ポインタ）など、一つ以上の相異なるデータ型を格納する。一つの実施形態において、物理レジスタファイルユニットは、ベクトルレジスタユニット、書き込みマスクレジスタユニット、およびスカラレジスタユニットを含む。これらのレジスタユニットには、アーキテクチャベクトルレジスタ、ベクトルマスクレジスタ、および汎用レジスタを設けることができる。いくつかの実施形態において、物理レジスタファイルユニットには、フラグレジスタ753および予測レジスタ754を含めることが可能で、これらの一方または双方を、述語付き命令による条件付き実行制御のために使用することができる。

10

20

【0053】

物理レジスタファイルユニットは、除去/完遂論理755によってオーバーラップされ、レジスタリネームおよびアウトオブオーダー実行の実装を可能にする様々なやり方（例えば、リオーダバッファおよび除去レジスタファイルを使う、将来ファイル、履歴バッファ、および除去レジスタファイルを使う、レジスタマップおよびレジスタのプールを使うなど）を示す。除去/完遂論理および物理レジスタファイルユニットは、実行論理756に連結される。この実行論理は、一つ以上の実行ユニットのセット757、および一つ以上のメモリアクセスユニットのセット758を含む。この実行論理は、本明細書が開示する述語付き命令を実行することができる。当該実行ユニットは、様々な演算（例えば、シフト、可算、減算、乗算）を、様々な型のデータ（例えば、スカラ浮動小数点、パック整数、パック不動小数点、ベクトル整数、ベクトル浮動小数点）に対して実施することができる。いくつかの実施形態には、特定の機能または機能のセットに専用のいくつかの実行ユニットを含めることができ、一方、他の実施形態には、全機能を実行する一つだけの実行ユニットまたは全部が全機能を実行する複数の実行ユニットを含めることが可能である。

30

【0054】

スケジューラ論理、物理レジスタファイルユニット、および実行論理は、複数もあり得るとして示し/説明している。というのは、特定の実施形態は、特定の種類のデータ/オペレーションに対して、別個のパイプラインを生成するからである（例えば、各々がそれ自体のスケジューラユニットを持つ、スカラ整数パイプライン、スカラ浮動小数点/パック整数/パック浮動小数点/ベクトル整数/ベクトル浮動小数点パイプライン、および/またはメモリアクセスパイプライン、物理レジスタファイルユニット、および/または実行クラスタなどである。さらに、メモリアクセスパイプラインが別個の場合、特定の実施形態は、このパイプラインの実行クラスタだけがメモリアクセスユニットを有するように実装される）。また、別個のパイプラインが使われている場合、これらパイプラインの一つ以上をアウトオブオーダーの発行/実行とし、残りをインオーダーとすることができることを理解されたい。

40

【0055】

例示的なコアアーキテクチャ、プロセッサ、およびコンピュータアーキテクチャ

プロセッサコアは、相異なるやり方で、相異なる目的のため、相異なるプロセッサに実

50

装することができる。例えば、かかるコアの実装には、1)汎用コンピューティング向けの汎用インオーダーコアと、2)汎用コンピューティング向けの高性能の汎用アウトオーダーコアと、3)主としてグラフィックスおよび/または科学技術(スループット)コンピューティング向けの特定用途向けコアと、を含めることが可能である。相異なるプロセッサの実装には、1)汎用コンピューティング向けの一つ以上の汎用インオーダーコア、および/または汎用コンピューティング向けの一つ以上の汎用アウトオーダーコアを含むCPUと、2)主としてグラフィックスおよび/または科学技術(スループット)コンピューティング向けの一つ以上の特定用途向けコアと、を含むコプロセッサを含めることが可能である。かかる相異なるプロセッサは、相異なったコンピュータシステムアーキテクチャをもたらし、それらは、1)CPUから分離されたチップ上のコプロセッサ、2)CPUとして同一のパッケージ中の別個のダイ上のコプロセッサ、3)CPUとして同一のダイ上のコプロセッサ(この場合、かかるコプロセッサは、一体型グラフィックスおよび/または科学技術(スループット)論理、または特定用途向けコアなど、特定用途向け論理といわれることもある)、ならびに4)同じダイの上に、前述のCPU(アプリケーションコアまたはアプリケーションプロセッサといわれることもある)、前述のコプロセッサ、および追加の機能を含むことが可能なチップ上のシステムを含み得る。次に、例示的なコアアーキテクチャを説明し、その後例示的なプロセッサおよびコンピュータアーキテクチャを説明する。

10

【0056】

例示的なコアアーキテクチャ

20

インオーダーおよびアウトオーダーのコアのブロック図 図8Aは、本発明の実施形態による、例示的なインオーダーパイプライン、ならびに例示的なレジスターリネームおよびアウトオーダー発行/実行パイプラインの両方を示したブロック図である。図8Bは、本発明の実施形態による、例示的な実施形態のインオーダーアーキテクチャコアと、プロセッサに含めるための例示的なアウトオーダーのレジスターリネーム発行/実行のアーキテクチャコアと、の両方を示すブロック図である。図8A~8B中の実線のボックスは、インオーダーパイプラインおよびインオーダーコアを示し、一方、随意的追加の破線ボックスは、レジスターリネームおよびアウトオーダー発行/実行のパイプラインおよびコアを示す。インオーダー態様がアウトオーダー態様のサブセットであることを所与として、アウトオーダーの態様を説明する。

30

【0057】

図8Aにおいて、プロセッサパイプライン800は、取り込み段階802、長さ解読段階804、解読段階806、割り当て段階808、リネーム段階810、スケジューリング(タスク指名または発行としても知られる)段階812、レジスター読み取り/メモリ読み取り段階814、実行段階816、書き戻し/メモリ書き込み段階818、例外処理段階822、および完遂段階824を含む。

【0058】

図8Bは、実行エンジンユニット850に連結されたフロントエンドユニット830を含むプロセッサ890を示し、これらの両ユニットはメモリユニット870に連結されている。コア890は、縮小命令セットコンピューティング(RISC)コア、複合命令セットコンピューティング(CISC)コア、超長命令語(VLIW)コア、あるいはハイブリッドまたは別の型のコアとすることができる。さらなる別の選択肢として、コア890は、例えば、ネットワークまたは通信コア、圧縮エンジン、コプロセッサコア、汎用コンピューティンググラフィックス処理ユニット(GPGPU)コア、グラフィックスコアなどの特定用途向けコアとすることが可能である。

40

【0059】

フロントエンドユニット830は、分岐予測ユニット832を含み、このユニットは命令キャッシュユニット834に連結され、当該ユニットは命令の翻訳索引バッファ(TLB)836に連結され、当該ユニットは命令取り込みユニット838に連結され、当該ユニットは解読ユニット840に連結されている。解読ユニット840(またはデコーダ)

50

は、命令を解読し、出力として、一つ以上のマイクロ演算、マイクロコードエントリポイント、マイクロ命令、他の命令、または他の制御信号を生成することができ、これらは、当初の命令から、解読され、または別途にこれらを反映し、またはこれらから導出されたものである。解読ユニット 840 は、様々の相異なるメカニズムを使って実装することができる。適切なメカニズムの例としては、ルックアップテーブル、ハードウェア実装、プログラム可能論理アレイ (PLA)、マイクロコード読み取り専用メモリ (ROM) などが挙げられるが、これらに限定されない。一つの実施形態において、コア 890 は、マイクロコード ROM、または特定のマイクロ命令に対するマイクロコードを格納する他の媒体を (例えば、解読ユニット 840 中に、または別途にフロントエンドユニット 830 内に) 含む。解読ユニット 840 は、実行エンジンユニット 850 中のリネーム / アロケータユニット 852 に連結されている。

10

【0060】

実行エンジンユニット 850 は、除去ユニット 854 および一つ以上のスケジューラユニット 856 に連結されたリネーム / アロケータユニット 852 を含む。スケジューラユニット 856 は、リザベーションステーション、集中型命令ウィンドウなどを含め、任意の数の相異なるスケジューラを表す。スケジューラ論理 856 は、物理レジスタファイルユニット 858 に連結されている。この物理レジスタファイルユニット 858 の各々は、一つ以上の物理レジスタファイルを表し、それらの各異なるファイルは、例えば、スカラ整数、スカラ浮動小数点、パック整数、パック浮動小数点、ベクトル整数、ベクトル浮動小数点、ステータス (例えば、実行対象の次の命令アドレスである命令ポインタ) など、一つ以上の相異なるデータ型を格納する。一つの実施形態において、物理レジスタファイルユニット 858 は、ベクトルレジスタユニット、書き込みマスクレジスタユニット、およびスカラレジスタユニットを含む。これらのレジスタユニットには、アーキテクチャベクトルレジスタ、ベクトルマスクレジスタ、および汎用レジスタを設けることができる。物理レジスタファイルユニット 858 は、除去論理 854 によってオーバーラップされ、レジスタリネームおよびアウトオブオーダー実行の実装を可能にする様々なやり方 (例えば、リオーダバッファおよび除去レジスタファイルを使う、将来ファイル、履歴バッファ、および除去レジスタファイルを使う、レジスタマップおよびレジスタのプールを使うなど) を示す。除去ユニット 854 および物理レジスタファイルユニット 858 は、実行クラスタ 860 に連結されている。この実行クラスタ 860 は、一つ以上の実行ユニットのセット 862、および一つ以上のメモリアクセスユニットのセット 864 を含む。実行ユニット 862 は、様々な演算 (例えば、シフト、可算、減算、乗算) を、様々な型のデータ (例えば、スカラ浮動小数点、パック整数、パック不動小数点、ベクトル整数、ベクトル浮動小数点) に対して実施することができる。いくつかの実施形態には、特定の関数または関数のセットに専用のいくつかの実行ユニットを含めることができ、一方、他の実施形態には、全関数を実行する一つだけの実行ユニットまたは全部が全関数を実行する複数の実行ユニットを含めることが可能である。スケジューラユニット 856、物理レジスタファイルユニット 858、および実行クラスタ 860 は複数もあり得るとして示している。というのは、特定の実施形態は、特定の種類のデータ / オペレーションに対して、別個のパイプラインを生成するからである (例えば、各々がそれ自体のスケジューラユニットを持つことが可能な、スカラ整数パイプライン、スカラ浮動小数点 / パック整数 / パック浮動小数点 / ベクトル整数 / ベクトル浮動小数点パイプライン、および / またはメモリアクセスパイプライン、物理レジスタファイルユニット、および / または実行クラスタなどである。さらに、メモリアクセスパイプラインが別個の場合、特定の実施形態は、このパイプラインの実行クラスタだけがメモリアクセスユニット 864 を有するように実装される)。また、別個のパイプラインが使われている場合、これらパイプラインの一つ以上をアウトオブオーダーの発行 / 実行とし、残りをインオーダーとすることを理解されたい。

20

30

40

【0061】

メモリアクセスユニットのセット 864 は、メモリユニット 870 に連結されており、

50

当該メモリユニットは、データTLBユニット872を含み、これは、レベル2(L2)キャッシュユニット876に連結されたデータキャッシュユニット874に連結されている。一つの例示的实施形態において、メモリアクセスユニット864には、ロードユニット、アドレス格納ユニット、およびデータ格納ユニットを含めることができ、これらの各々は、メモリユニット870中のデータTLBユニット872に連結されている。命令キャッシュユニット834は、メモリユニット870中のレベル2(L2)キャッシュユニット876にさらに連結されている。L2キャッシュユニット876は、一つ以上の他のレベルのキャッシュに、そして最終的には主メモリに連結される。

【0062】

例として、例示的なレジスタリネームおよびアウトオブオーダー発行/実行コアアーキテクチャは、1)命令取り込み838が、取り込みおよび長さ解読段階802および804を遂行し、2)解読ユニット840が、解読段階806を遂行し、3)リネーム/アロケータユニット852が、割り当て段階808およびリネーム段階810を遂行し、4)スケジューラユニット856が、スケジュール段階812を遂行し、5)物理レジスタファイルユニット858およびメモリユニット870が、レジスタ読み取り/メモリ読み取り段階814を遂行し、実行クラスタ860が、実行段階816を遂行し、6)メモリユニット870および物理レジスタファイルユニット858が、書き戻し/メモリ書き込み段階818を遂行し、7)各種のユニットが、例外処理段階822に参与することができ、且つ8)除去ユニット854および物理レジスタファイルユニット858が、完遂段階824を遂行することによって、パイプライン800を実施することができる。

10

20

【0063】

コア890は、本明細書で説明した命令を含め、一つ以上の命令のセット(例えば、(最新のバージョンに加えられたいくつかの拡張を備えた)x86命令セット、カリフォルニア州、サンバーベルのMIPS TechnologiesのMIPS命令セット、(カリフォルニア州、サンバーベルのARM Holdingsの(NEONなど随意的な追加拡張を備えた)ARM命令セット)をサポートすることが可能である。一つの実施形態において、コア890は、バックデータ命令セット拡張機能(例えば、AVX1、AVX2)をサポートするための論理を含み、これにより、バックデータを使って実行される多くのマルチメディアアプリケーションが用いる演算が可能である。

30

【0064】

このコアは、マルチスレッド処理(演算またはスレッドの2つ以上の並行セットの実行)をサポートすることが可能で、タイムスライス型マルチスレッド処理、同時マルチスレッド処理(単一の物理コアが、その物理コアが同時にマルチスレッド処理をしているスレッド群の各々に対し、論理コアを提供する)またはこれらの組み合わせ(例えば、Intelのハイパースレッディング技術などにおける、時間スライス型取り込みおよび解読、およびその後の同時マルチスレッド処理)を含め、様々なやり方で処理を行うことができることを理解されたい。

【0065】

レジスタリネーム処理をアウトオブオーダーの実行と関連させて説明しているが、レジスタリネーム処理はインオーダーアーキテクチャにおいて用いることも可能であることを理解されたい。また、プロセッサの例示的な実施形態には、別個の命令キャッシュ834、データキャッシュユニット874、および共用L2キャッシュユニット876が含まれているが、別の実施形態は、例えば、レベル1(L1)内部キャッシュ、または多重レベルの内部キャッシュなど、命令およびデータの両方に対し単一の内部キャッシュを有することも可能である。いくつかの実施形態において、本システムには、内部キャッシュと、コアおよび/またはプロセッサの外部にある外部キャッシュとの組合せを含めることができる。あるいは、キャッシュの全ては、コアおよび/またはプロセッサの外部にあってもよい。

40

【0066】

50

具体的な例示のインオーダーコアアーキテクチャ

図 9 A ~ 9 B は、さらに具体的な例示インオーダーコアアーキテクチャのブロック図を示し、このコアは、チップ中のいくつかの論理ブロック（同じ型および/または異なる型の他のコアを含む）の一つであり得よう。当該論理ブロックは、高帯域幅相互接続ネットワーク（例えば、リングネットワーク）を介し、アプリケーションに応じて、いくつかの固定機能論理、メモリ I/O インターフェース、および他の必要な I/O 論理と通信する。

【 0 0 6 7 】

図 9 A は、本発明の実施形態による、単一のプロセッサコアを、当該コアのオンダイ相互接続ネットワーク 9 0 2 への接続、およびそのレベル 2 (L 2) キャッシュ 9 0 4 のローカルサブセットと共に示した、ブロック図である。一つの実施形態において、命令解読デコーダ 9 0 0 は、バックデータ命令セット拡張機能を備えた x 8 6 命令セットをサポートする。L 1 キャッシュ 9 0 6 は、キャッシュメモリのスカラユニットおよびベクトルユニット中への低遅延のアクセスを可能にする。（設計を単純化するための）一つの実施形態では、スカラユニット 9 0 8 およびベクトルユニット 9 1 0 は、別々のレジスターセット（それぞれ、スカラレジスター 9 1 2 およびベクトルレジスター 9 1 4 ）を使用し、これらの中で伝送されるデータは、メモリに書き込まれ、その後レベル 1 (L 1) キャッシュ 9 0 6 から読み戻されるが、本発明の別の実施形態は、異なるアプローチを用いることが可能である（例えば、単一のレジスターセットを使う、または、書き込みおよび読み戻しなしに、2 つのレジスターファイルの間でデータの伝送を可能にする通信パスを含める）。

10

20

【 0 0 6 8 】

L 2 キャッシュのローカルサブセット 9 0 4 は、プロセッサコア当たり一つの別々のローカルサブセットに分割された、大域キャッシュ L 2 の部分である。各プロセッサコアは、L 2 キャッシュ 9 0 4 の、自己専用のローカルサブセットへの直接アクセスパスを有する。プロセッサコアに読み取られたデータは、L 2 キャッシュのサブセット 9 0 4 中に格納され、これは、それぞれ自己専用のローカル L 2 キャッシュサブセットにアクセスしている他のプロセッサコアと並行して、迅速にアクセスすることが可能である。プロセッサコアによって書き込まれたデータは、そのコア専用の L 2 キャッシュサブセット 9 0 4 に格納され、必要に応じて他のサブセットからフラッシュされる。リングネットワークが、共用データに対する一貫性を確実にする。リングネットワークは双方向性で、プロセッサコア、L 2 キャッシュ、および他の論理ブロックなどのエージェントが、チップ内で相互に通信することを可能にする。各リングデータパスは、方向当たり 1 0 1 2 ビット幅である。

30

【 0 0 6 9 】

図 9 B は、本発明の実施形態による、図 9 A 中のプロセッサコアの部分の拡大図である。図 9 B は、L 1 データキャッシュ 9 0 4 の L 1 データキャッシュ 9 0 6 A 部分、およびベクトルユニット 9 1 0 およびベクトルレジスター 9 1 4 に関するさらなる詳細を含む。具体的には、ベクトルユニット 9 1 0 は 1 6 ビット幅のベクトル処理ユニット (V P U : vector processing unit) であり (1 6 ビット幅の A L U 9 2 8 を参照)、これは、一つ以上の整数、単精度浮動、および倍精度浮動命令を実行する。V P U は、メモリ入力上で、スイズルユニット 9 2 0 を使用するレジスター入力のスイズル (順序調整) と、数値化ユニット 9 2 2 A ~ B を使用する数値変換と、レプリケーションユニット 9 2 4 を使用するレプリケーションとをサポートする。書き込みマスクレジスター 9 2 6 は、得られたベクトル書き込みの述語付けを可能にする。

40

【 0 0 7 0 】

一体型メモリコントローラおよびグラフィックスを備えるプロセッサ

図 1 0 は、本発明の実施形態による、複数のコアを有することが可能であり、一体型メモリコントローラを有することが可能で、且つ一体型グラフィックスを有することが可能なプロセッサ 1 0 0 0 のブロック図である。図 1 0 中の実線のボックスは、単一コア 1 0

50

02A、システムエージェント1010、一つ以上のバスコントローラユニットのセット1016を備えたプロセッサ1000を表し、一方、随意的な追加の破線ボックスは、複数のコア1002A~Nと、システムエージェントユニット1010中の一つ以上の一体型メモリコントローラユニットのセット1014と、および特定用途向け論理1008と、を備える別のプロセッサ1000を表す。

【0071】

しかして、プロセッサ1000の異なった実装には、1) 一体型グラフィックスおよび/または科学技術(スループット)論理(これには一つ以上のコアを含めることが可能)である特定用途向け論理1008と、一つ以上の汎用コア(例えば、汎用インオーダーコア、汎用アウトオーダーコア、これら2つの組合せ)であるコア1002A~Nとを備えたCPU、2) 主としてグラフィックスおよび/または科学技術(スループット)向けの、多数の特定用途向けコアであるコア1002A~Nを備えたコプロセッサ、および3) 多数の汎用インオーダーコアであるコア1002A~Nを備えたコプロセッサを含めることができる。しかして、プロセッサ1000は、汎用プロセッサ、コプロセッサ、あるいは、例えば、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、GPGPU(汎用グラフィックス処理ユニット)、ハイスループットメインテグレートドコア(MIC)コプロセッサ(30以上のコアを含む)、内蔵プロセッサなどの特定用途向けプロセッサ、とすることが可能である。このプロセッサは、一つ以上のチップに実装することができる。プロセッサ1000は、例えば、BiCMOS、CMOS、またはNMOSなどいくつかの処理技術の任意のものを使って、一つ以上の基板上に実装することが可能である。

10

20

【0072】

メモリ階層には、コア内の一レベル以上のレベルのキャッシュ、一つ以上の共用キャッシュユニットのセット1006、一体型メモリコントローラユニット1014のセットに連結された外部メモリ(図示せず)を含めることができる。共用キャッシュユニットのセット1006には、レベル2(L2)、レベル3(L3)、レベル4(L4)、または他のレベルなど、一つ以上の中間レベルのキャッシュ、ラストレベルキャッシュ(LLC)、および/またはこれらの組み合わせを含めることが可能である。一つの実施形態では、リングベースの相互接続ユニット1012が、一体型グラフィックス論理1008、共用キャッシュユニットのセット1006、およびシステムエージェントユニット1010/一体型メモリコントローラユニット1014を相互接続しているが、別の実施形態は、かかるユニットを相互接続するために任意の数の周知技術を用いることができる。一つの実施形態において、一つ以上のキャッシュユニット1006と、コア1002A~Nの間には一貫性が維持されている。

30

【0073】

いくつかの実施形態において、コア1002A~Nの一つ以上はマルチスレッド処理機能を有する。システムエージェント1010は、コア1002A~Nを調整し作動するコンポーネントを含む。システムエージェント1010には、例えば、パワー制御ユニット(PCU)およびディスプレイユニットを含めることができる。このPCUは、コア1002A~Nのパワー状態および一体型グラフィックス論理1008を調節するために必要な論理およびコンポーネントとすること、あるいはそれらを含むこと、が可能である。ディスプレイユニットは、外部に接続された一つ以上のディスプレイを駆動するためのものである。

40

【0074】

コア1002A~Nは、アーキテクチャ命令セットに関して同種構成でも異種構成でも良い。すなわち、コア1002A~Nの2つ以上に、同一の命令セットを実行する能力を持たせ、他方、他のコアには、当該命令セットのサブセット、あるいは相異なる命令セットだけを実行する能力を持たせるなどのことができよう。

【0075】

例示的なコンピュータアーキテクチャ 図11~14は、例示的なコンピュータアーキ

50

テクチャのブロック図である。ラップトップ、デスクトップ、ハンドヘルドPC、携帯個人端末、エンジニアリングワークステーション、サーバ、ネットワークデバイス、ネットワークハブ、スイッチ、内蔵プロセッサ、デジタル信号プロセッサ(DSP)、グラフィックスデバイス、ビデオゲームデバイス、セットトップボックス、マイクロコントローラ、携帯電話、携帯メディアプレイヤー、ハンドヘルドデバイス、および様々な他の電子デバイスに対する、当該技術分野で既知の他のシステム設計または構成も本アーキテクチャに好適である。一般に、本明細書で開示するプロセッサおよび/または他の実行論理の組み込みが可能な、多様なシステムおよび電子デバイスは、概ね好適である。

【0076】

次いで、図11を参照すると、本発明の実施形態によるシステム1100のブロック図が示されている。システム1100には、一つ以上のプロセッサ1110、1115を含めることができ、これらはコントローラハブ1120に連結されている。一つの実施形態において、コントローラハブ1120は、グラフィックスメモリコントローラハブ(GMCH)1190、および入力/出力ハブ(IOH)1150(これは別のチップ上に置くことが可能)を含み、GMCH1190は、メモリおよびグラフィックスコントローラを含み、当該コントローラには、メモリ1140およびコプロセッサ1145が連結されている。IOH1150は、入力/出力(I/O)デバイス1160をGMCH1190に連結している。あるいは、メモリおよびグラフィックスコントローラの一つまたは両方は、(本明細書で前述したように)プロセッサ内に組み込まれており、メモリ1140およびコプロセッサ1145は、プロセッサ1110と、IOH1150を備えた単一チップ中にあるコントローラハブ1120とに直接連結されている。

10

20

【0077】

プロセッサ1115を随意に追加できることが、図11中に切れ線によって示されている。各プロセッサ1110、1115には、本明細書で説明した処理コアの一つ以上を含めることができ、プロセッサ1000の特定のバージョンとすることが可能である。

【0078】

メモリ1140は、例えば、ダイナミックランダムアクセスメモリ(DRAM)、相変化メモリ(PCM)、またはこれら2つの組み合わせとすることができる。少なくとも一つの実施形態に対し、コントローラハブ1120は、フロントサイドバス(FSB)、QuickPathインターコネクタ(QPI)のようなポイントツーポイントインターフェース、または類似の接続1195などのマルチドロップバスを介して、プロセッサ1110、1115と通信する。

30

【0079】

一つの実施形態において、コプロセッサ1145は、例えば、ハイスループットMICプロセッサ、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、GPGPU、内蔵プロセッサなどの特定用途向けプロセッサである。一つの実施形態において、コントローラハブ1120には、一体型グラフィックスアクセラレータを含めることができる。

【0080】

アーキテクチャ、マイクロアーキテクチャ、温度、電力消費の特性などを含め、長短所指標のスペクトルに関し、物理リソース1110、1115の間には多様な相違があり得る。

40

【0081】

一つの実施形態において、プロセッサ1110は、一般型のデータ処理オペレーションを制御する命令を実行する。コプロセッサ命令を命令内に内蔵させることができる。プロセッサ1110は、これらのコプロセッサ命令が、所属のコプロセッサ1145によって実行されるべき型であることを認識する。これに応じて、プロセッサ1110は、これらのコプロセッサ命令(またはコプロセッサ命令を表現する制御信号)をコプロセッサ1145へのコプロセッサバスまたは他の相互接続上に発行する。コプロセッサ1145は、受信したコプロセッサ命令を引き受け実行する。

50

【0082】

次いで図12を参照すると、本発明の実施形態による、さらに具体的な第一例示システム1200のブロック図が示されている。図12に示されるように、マルチプロセッサシステム1200は、ポイントツーポイント相互接続システムであり、第一プロセッサ1270と、ポイントツーポイント相互接続1250を介して連結された第二プロセッサ1280とを含む。プロセッサ1270および1280の各々は、プロセッサ1000の特定のバージョンとすることができる。本発明の一つの実施形態において、プロセッサ1270および1280は、それぞれプロセッサ1110および1115であり、コプロセッサ1238はコプロセッサ1145である。別の実施形態では、プロセッサ1270および1280は、それぞれプロセッサ1110およびコプロセッサ1145である。

10

【0083】

プロセッサ1270および1280は、それぞれ一体型メモリコントローラ(IMC)ユニット1272および1282を含んで示されている。また、プロセッサ1270は、そのバスコントローラユニットの部分として、ポイントツーポイント(P-P)インターフェース1276および1278を含み、同様に、第二プロセッサ1280は、P-Pインターフェース1286および1288を含む。プロセッサ1270、1280は、ポイントツーポイント(P-P)インターフェース回路1278、1288を使い、P-Pインターフェース1250を介して情報を交換することができる。図12に示されるように、IMC1272および1282は、プロセッサを、それぞれのメモリ、すなわちメモリ1232およびメモリ1234に連結しており、これらメモリは、それぞれのプロセッサにローカルに配属された主メモリの部分である。

20

【0084】

プロセッサ1270、1280の各々は、ポイントツーポイントインターフェース回路1276、1294、1286、1298を使い、個別のP-Pインターフェース1252、1254を介してチップセット1290と情報を交換することができる。チップセット1290は、随意的に、高性能インターフェース1239を介してコプロセッサ1238と情報を交換することができる。一つの実施形態において、コプロセッサ1238は、例えば、ハイスループットMICプロセッサ、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、GPGPU、内蔵プロセッサなどの特定用途向けプロセッサである。

30

【0085】

共用キャッシュ(図示せず)は、いずれかのプロセッサ内にまたは両方のプロセッサの外部に、P-P相互接続を介してプロセッサに接続して含めることができ、プロセッサが低電力モードにされた場合、どちらかのまたは両方のプロセッサのローカルキャッシュ情報をその共用キャッシュに格納するようにすることができる。

【0086】

チップセット1290は、インターフェース1296を介して第一バス1216に連結することができる。一つの実施形態において、第一バス1216は、周辺構成要素相互接続(PCI)バス、あるいはPCIエクスプレスバスまたは別の第三世代I/O相互接続バスなどのバスとすることが可能であるが、但し、本発明の範囲はこれらに限定されない。

40

【0087】

図12に示されるように、様々なI/Oデバイス1214を、第一バス1216を第二バス1220に連結しているバスブリッジ1218とともに、第一バス1216に連結することができる。一つの実施形態において、コプロセッサ、ハイスループットMICプロセッサ、GPGPU、アクセラレータ(例えば、グラフィックスアクセラレータまたはデジタル信号処理(DSP)ユニットなど)、フィールドプログラム可能ゲートアレイ、または任意の他のプロセッサなど、一つ以上の追加のプロセッサ1215が第一バス1216に連結される。一つの実施形態において、第二バス1220は、ローピンカウント(LPC)バスとすることができる。一つの実施形態において、例えば、キーボードおよびノ

50

またはマウス 1 2 2 2、通信デバイス 1 2 2 7、ならびにディスクドライブまたは命令 / コードおよびデータ 1 2 3 0 を包含することが可能な他の大容量ストレージデバイス等のストレージユニット 1 2 2 8 を含め、様々なデバイスを第二バス 1 2 2 0 に連結することが可能である。さらに、オーディオ I / O 1 2 2 4 を第二バス 1 2 2 0 に連結することもできる。さらに、他のアーキテクチャも可能である。例えば、図 1 2 のポイントツーポイントアーキテクチャの代わりに、システムにマルチドロップバスまたは他の同様なアーキテクチャを実装することができる。

【 0 0 8 8 】

次いで図 1 3 を参照すると、本発明の実施形態による、さらに具体的な第二例示システム 1 3 0 0 のブロック図が示されている。図 1 3 の他の態様が曖昧になるのを避けるために、図 1 2 および 1 3 中の同じ参照番号を付された同じ要素、および図 1 2 の特定の態様は、図 1 3 から省かれている。

10

【 0 0 8 9 】

図 1 3 は、プロセッサ 1 2 7 0、1 2 8 0 に、一体型メモリ、およびそれぞれに I / O 制御論理 (「 C L 」) 1 2 7 2 および 1 2 8 2 含めることができることを示す。しかし、C L 1 2 7 2、1 2 8 2 は、一体型メモリコントローラユニットを含み、I / O 制御論理も含む。図 1 3 は、メモリ 1 2 3 2、1 2 3 4 が C L 1 2 7 2、1 2 8 2 に連結されていることだけでなく、I / O デバイス 1 3 1 4 が制御論理 1 2 7 2、1 2 8 2 に連結されていることも示している。レガシー I / O デバイス 1 3 1 5 もチップセット 1 2 9 0 に連結されている。

20

【 0 0 9 0 】

次いで図 1 4 を参照すると、本発明の実施形態による S o C 1 4 0 0 のブロック図が示されている。図 1 0 中のものと同様な要素には同じ参照番号が付されている。また、破線のボックスは、さらに高度な S o C 上の随意的な機能である。図 1 4 において、相互接続ユニット 1 4 0 2 は、一つ以上のコア 2 0 2 A ~ N のセットおよび共用キャッシュユニット 1 0 0 6 を含むアプリケーションプロセッサ 1 4 1 0 と、システムエージェント 1 0 1 0 と、バスコントローラユニット 1 0 1 6 と、一体型メモリコントローラユニット 1 0 1 4 と、一体型グラフィックス論理、画像プロセッサ、オーディオプロセッサ、およびビデオプロセッサを含み得る一つ以上のコプロセッサ 1 4 2 0 のセットと、スタティックランダムアクセスメモリ (S R A M) ユニット 1 4 3 0 と、直接メモリアクセス (D M A) ユニット 1 4 3 2 と、一つ以上の外部ディスプレイに連結するためのディスプレイユニット 1 4 4 0 と、に連結されている。一つの実施形態において、コプロセッサ 1 4 2 0 は、例えば、ネットワークまたは通信プロセッサ、圧縮エンジン、G P G P U、ハイスループット M I C プロセッサ、内蔵プロセッサなど、特定用途向けプロセッサを含む。

30

【 0 0 9 1 】

本明細書で開示するメカニズムの実施形態は、ハードウェア、ソフトウェア、ファームウェア、または、かかる実装アプローチの組み合わせ中に実装することができる。本発明の実施形態は、少なくとも一つのプロセッサ、ストレージシステム (揮発性および不揮発性のメモリおよび / またはストレージ要素を含む)、少なくとも一つの入力デバイス、および少なくとも一つの出力デバイスを含むプログラム可能なシステム上で実行される、コンピュータプログラムまたはプログラムコードとして実装することが可能である。

40

【 0 0 9 2 】

図 1 2 中に示されたコード 1 2 3 0 などのプログラムコードを入力命令に用いて、本明細書で説明した機能を遂行し出力情報を生成することができる。この出力情報を、周知のやり方で、一つ以上の出力デバイスに適用することが可能である。本出願の目的の上で、処理システムは、例えばデジタル信号プロセッサ (D S P)、マイクロコントローラ、特定用途向け集積回路 ()、またはマイクロプロセッサなどのプロセッサを有する一切のシステムを含む。

【 0 0 9 3 】

プログラムコードは、処理システムと通信するため、ハイレベルの手続き型またはオブ

50

ジェクト指向のプログラミング言語で実装することができる。また、当該プログラムコードは、必要な場合、アセンブリまたはマシン言語で実装することも可能である。實際上、本明細書で説明したメカニズムは、いかなる特定のプログラミング言語に対する範囲にも限定されない。いずれの場合にも、言語はコンパイラ型言語またはインタープリタ型言語とすることができる。

【0094】

少なくとも一つの実施形態の一つ以上の態様は、マシン可読媒体上に格納された、プロセッサ内の様々な論理を表す典型的な命令群によって実装することができ、これら命令群は、マシンによって読み取られたとき、そのマシンに本明細書で説明した技法を遂行するための論理を作製させる。「IPコア」として知られるかかるリプレゼンテーションは、有形のマシン可読媒体に格納して、論理またはプロセッサを実際に作る作製マシン中にロードするため、様々な顧客または製造施設に供給することができる。

10

【0095】

かかるマシン可読ストレージ媒体としては、ハードディスク、フロッピディスクを含む任意の他の種類のディスク、光ディスク、コンパクトディスク読み取り専用メモリ(CD-ROM)、再書き込み可能コンパクトディスク(CD-RW)、および光磁気ディスク、読み取り専用メモリ(ROM)などの半導体デバイス、ダイナミックランダムアクセスメモリ(DRAM)、スタティックランダムアクセスメモリ(SRAM)などのランダムアクセスメモリ(RAM)、消去可能プログラム可能読み取り専用メモリ(EPROM)、フラッシュメモリ、電氣的に消去可能プログラム可能読み取り専用メモリ(EEPROM)、相変化メモリ(PCM)、磁気または光カード、もしくは、電子的命令を格納するのに好適の任意の他の種類の媒体などのストレージ媒体を含む、マシンまたはデバイスによって製造または形成された、非一時的な有形の物品の装置が挙げられ得るが、これらに限定されない。

20

【0096】

したがって、本発明の実施形態は、本明細書に記載の構造体、回路、装置、プロセッサおよび/またはシステムの特徴を定義する、ハードウェア記述言語(HDL)などの命令または設計データを包含する、非一時的な有形のマシン可読媒体も含む。かかる実施形態はプログラム製品といわれることもある。

【0097】

エミュレーション(バイナリ変換、コードモーフなどを含む)いくつかの例において、命令を、ソース命令セットからターゲット命令セットに変換するために命令コンバータを用いることができる。例えば、この命令コンバータは、ある命令を、コアによって処理される一つ以上の他の命令に、(例えば、静的バイナリ変換、動的コンパイルを含む動的バイナリ変換を用いて)変換、モーフ、エミュレート、または別途に変換することが可能である。この命令コンバータは、ソフトウェア、ハードウェア、ファームウェア、またはこれらの組み合わせに実装することができる。当該命令コンバータは、プロセッサ上、プロセッサの外部、または一部をプロセッサ上に一部を外部に配置することができる。

30

【0098】

図15は、本発明の実施形態による、ソース命令セット中のバイナリ命令をターゲット命令セット中のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対照しているブロック図である。示された実施形態では、この命令コンバータは、ソフトウェア命令コンバータであるが、但し、当該命令コンバータは、ソフトウェア、ファームウェア、ハードウェア、またはこれらの様々な組み合わせに実装することも可能である。図15は、x86コンパイラ1504を用いて、ハイレベル言語1502のプログラムをコンパイルし、少なくとも一つのx86命令セットコアを備えたプロセッサ1516がネイティブに実行できるx86バイナリコード1506の生成が可能であることを示している。少なくとも一つのx86命令セットコアを備えたプロセッサ1516は、(1)Intel x86命令セットコアの命令セットの実質的な部分、または(2)少なくとも一つのx86命令セットコアを備えたIntelプロセッサと実質的に同じ結果を達成するために

40

50

、少なくとも一つのx86命令セットコアを備えたIntelプロセッサ上で実行することを目的とした、アプリケーションのオブジェクトコードバージョン、または他のソフトウェアを互換的に実行または別途に処理することによって、少なくとも一つのx86命令セットコアを備えたIntelプロセッサと、実質的に同じ機能を遂行できる任意のプロセッサを表す。x86コンパイラ1504は、追加の連鎖処理のあるなしにかかわらず、少なくとも一つのx86命令セットコアを備えたプロセッサ1516上で実行可能なx86バイナリコード1506（例えば、オブジェクトコード）を生成するコンパイラを表す。同様に、図15は、別の命令セットコンパイラ1508を用いて、ハイレベル言語1502によるプログラムをコンパイルし、少なくとも一つのx86命令セットコアを持たないプロセッサ1514（例えば、カリフォルニア州、サンニールのMIPS TechnologiesのMIPS命令セットおよび/またはカリフォルニア州、サンニールのARM HoldingsのARM命令セットを実行するコアを備えたプロセッサ）がネイティブに実行できる別の命令セットバイナリコード1510の生成が可能であることを示している。命令コンバータ1512は、x86バイナリコード1506を、x86命令セットコアを持たないプロセッサ1514によってネイティブに実行可能なコードに変換するために使われる。この変換されたコードは、変換能力のある命令コンバータを造るのが難しいので、相手方の命令セットバイナリコード1510と同じになる可能性は低い。但し、変換されたコードは相手方の命令セットからの命令で構成されており、全般的オペレーションは達成されることになる。しかして、命令コンバータ1512は、エミュレーション、シミュレーション、または任意の他の処理を介して、x86命令セットプロセッサまたはコアを持たないプロセッサまたは他の電子デバイスが、x86バイナリコード1506を実行できるようにするソフトウェア、ファームウェア、ハードウェア、またはこれらの組み合わせを表す。

【0099】

いくつかの実施形態において、バックエンド論理717は、一つ以上の述語付き命令716の実行を反映するために、アーキテクチャの状態を更新するかどうかを決めることが可能である。いくつかの実施形態において、リネーム/割り当て論理750、スケジューラ論理751、実行論理756、除去/完遂論理755、物理レジスタファイルユニット752、またはこれらの何らかの組み合わせは、述語付き命令に関連して、条件付き実行制御または条件付き実行を行うことができる。いくつかの実施形態において、バックエンド論理は、究極的にまたは最終的に条件分岐命令が条件成立であると判定されるとき、一つ以上の述語付き命令の計算的に等価なセットを実行したことを反映するために、アーキテクチャの状態を更新しないと決めることが可能である。あるいは、この論理は、究極的にまたは最終的に条件分岐命令が条件不成立であると判定するとき、計算的に等価な一つ以上の述語付き命令のセットを実行したことを反映するために、アーキテクチャの状態を更新すると決めることができる。なお、条件分岐命令は必ずしも評価する必要はないが、当該論理は条件分岐命令に関連する条件の結果だけは知る必要があることに注意されたい。例として、各条件付き命令は、一つ以上の述語ビット（例えば、述語レジスタ754中の一つ以上のビット）、一つ以上のフラグビット（例えば、フラグレジスタ753中の一つ以上のビット）または類似のビットを規定することができる。述語付き命令により規定されたビットまたはビット群の値一つの値（例えば、ビットが設定されたまたは真）を有する場合、その命令は実行され、その結果はアーキテクチャの状態に反映される。もしくは、ビットまたはビット群が別の異なる値（例えば、ビットが空または偽）を有する場合、当該命令は実行されないか、あるいはその結果または影響は、アーキテクチャの状態に反映できない。

【0100】

図1、4、5、6、または7のいずれかに対して説明されたコンポーネント、機能、および詳細は、図2または3のいずれに対しても随意的に使用することが可能である。さらに、本装置のいずれかに対して、本明細書で説明したコンポーネント、特徴、および詳細は、本明細書で説明した方法のいずれにも随意的に使用することができ、諸実施形態にお

いてかかる装置によっておよび/またはそれとともに実行することができる。

【0101】

例示的な実施形態 以下の例はさらなる実施形態に関連する。これらの例の中の特質的事項を一つ以上の実施形態中の任意の箇所において用いることができる。

【0102】

例1は、条件分岐を処理するプロセッサである。本プロセッサは、条件付きショート前方分岐を取り込むための命令取り込み論理を含み、当該条件付きショート前方分岐は、条件分岐命令と、条件分岐命令と当該条件分岐命令によって示される前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットと、を含み得る。また、本プロセッサは、命令取り込み論理と連結された命令変換論理を含み、この命令変換論理は、条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換するものである。

10

【0103】

例2は、例1の主題を含み、随意的に、命令変換論理が、条件分岐命令を除去するものである。

【0104】

例3は、例1の主題を含み、随意的に、命令変換論理が、条件分岐命令と前方分岐ターゲット命令との間にある一つ以上の命令のセットの各々を、述語なし命令から述語付き命令に変換するものである。

【0105】

例4は、例1の主題を含み、随意的に、命令変換論理が、条件分岐命令と前方分岐ターゲット命令との間にある複数の命令の各々を、述語なし命令から述語付き命令に変換するものである。

20

【0106】

例5は、例1の主題を含み、随意的に、命令変換論理が、条件分岐命令が条件成立か、または不成立であるかの予測に関係なく、一つ以上の述語付き命令の計算的に等価なセットを表す信号を出力するものである。

【0107】

例6は、例1の主題を含み、随意的に、命令変換論理が、プロセッサのパイプラインの解読段階にハードウェア論理を含む。

30

【0108】

例7は、例1の主題を含み、随意的に、条件分岐命令と前方分岐ターゲット命令との間にある一つ以上の命令のセットが単一の移動命令から成り、命令変換論理は、当該移動命令を条件付き移動命令に変換するものである。

【0109】

例8は、例7の主題を含み、随意的に、条件付き移動命令は、当該条件付き移動命令の条件が偽であるとき、条件付き移動命令は例外処理を開始しない。

【0110】

例9は、例1～7のいずれかの主題を含み、随意的に、命令変換論理は、当該命令変換論理が条件分岐命令に対する分岐予測を知る必要なしに、一つ以上の述語付き命令の計算的に等価なセットを表す信号を出力するものである。

40

【0111】

例10は、例1～7のいずれかの主題を含み、随意的に、命令変換論理と連結されたバックエンド論理をさらに含み、当該バックエンド論理は、一つ以上の述語付き命令の計算的に等価なセットを実行し、条件分岐命令が条件成立と判断されるとき、一つ以上の述語付き命令の計算的に等価なセットが実行されたことを反映するために、アーキテクチャの状態の更新をしないと決めるものである。

【0112】

例11は、例1～7のいずれかの主題を含み、随意的に、命令変換論理と連結されたバックエンド論理をさらに含み、当該バックエンド論理は、一つ以上の述語付き命令の計算

50

的に等価なセットを実行し、条件分岐命令が条件不成立と判定されるのに応じて一つ以上の述語付き命令の計算的に等価なセットが実行されたことを反映するために、アーキテクチャの状態の更新をすると決めるものである。

【0113】

例12は、例1～7のいずれかの主題を含み、随意的に、命令取り込み論理が、条件分岐命令の予測と関係なく、条件分岐命令と前方分岐ターゲット命令との間にある一つ以上の命令を常に取り込むものである。

【0114】

例13は、条件分岐を処理する方法である。本方法は、条件付きショート前方分岐を取り込む段階であって、当該条件付きショート前方分岐は、条件分岐命令と、条件分岐命令と当該条件分岐命令によって示される前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットと、を含む。また、本方法は、当該条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する段階も含む。

10

【0115】

例14は、例13の主題を含み、随意的に、条件分岐命令が条件成立か、または不成立かどうかの予測に関係なく、一つ以上の述語付き命令の計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む。

【0116】

例15は、例13の主題を含み、随意的に、変換する段階が、条件分岐命令と前方分岐ターゲット命令との間の一つ以上の命令のセットの各命令を、述語なし命令から述語付き命令に変換する段階を含む。

20

【0117】

例16は、例13の主題を含み、随意的に、変換する段階が、条件分岐命令と前方分岐ターゲット命令との間の複数の命令の各々を、述語なし命令から述語付き命令に変換する段階を含む。

【0118】

例17は、例13の主題を含み、随意的に、変換する段階が、条件分岐命令を除去し、当該変換する段階が、プロセッサのパイプラインの解読段階で変換する段階を含む。

【0119】

例18は、例13～17のいずれかの主題を含み、随意的に、分岐予測論理のオペレーションに関係なく、一つ以上の述語付き命令の計算的に等価なセットを表す信号をプロセッサのバックエンド論理に提供する段階をさらに含む。

30

【0120】

例19は、例13～17のいずれかの主題を含む。本主題は、一つ以上の述語付き命令の計算的に等価なセットを実行する段階を含む。また、本主題は、實際上、条件分岐命令が条件成立であると判定する段階と、条件分岐命令が条件成立であると判定するのに応じて一つ以上の述語付き命令の計算的に等価なセットを実行したことを反映するために、アーキテクチャの状態を更新しないと決める段階と、を含む。

【0121】

例20は、例13～17のいずれかの主題を含む。本主題は、一つ以上の述語付き命令の計算的に等価なセットを実行する段階を含む。また、本主題は、實際上、条件分岐命令が条件不成立であると判定する段階を含む。本主題は、条件分岐命令が条件不成立であると判定するのに応じて一つ以上の述語付き命令の計算的に等価なセットを実行したことを反映するために、アーキテクチャの状態を更新すると決める段階も含む。

40

【0122】

例21は、例13～17のいずれかの主題を含み、随意的に、取り込む段階が、条件分岐命令が条件成立であると予測される場合にあっても、条件分岐命令と前方分岐ターゲット命令との間にある一つ以上の命令を取り込む段階を含む。

【0123】

50

例 2 2 は、条件分岐を処理する方法である。本方法は、条件分岐命令を検出する段階を含む。また、本方法は、当該条件分岐命令の後にショート前方分岐が続いていることを判定する段階を含む。本方法は、当該ショート前方分岐内の全ての命令が、対応する計算的に等価な述語付き命令に変換可能なことを判定する段階も含む。

【 0 1 2 4 】

例 2 3 は、例 2 2 のいずれかの主題を含み、随意的に、ショート前方分岐内の全ての命令を、対応する計算的に等価な述語付き命令に変換する段階と、条件分岐命令を除去する段階と、をさらに含む。

【 0 1 2 5 】

例 2 4 は、例 2 2 ~ 2 3 のいずれかの主題を含む。本主題は計算的に等価な述語付き命令を実行する段階を含む。本主題は条件分岐命令が条件成立であると最終的に判定する段階を含む。本主題は、条件分岐命令が条件成立であると判定した後、計算的に等価な述語付き命令を実行したことを反映するために、アーキテクチャの状態を更新しないと決める段階を含む。

10

【 0 1 2 6 】

例 2 5 は、条件分岐を処理するためのシステムである。本システムは相互接続を含む。また、本システムは、相互接続に連結されたプロセッサを含み、当該プロセッサは条件付きショート前方分岐を取り込むための命令取り込み論理を含み、当該条件付きショート前方分岐は、条件分岐命令と、条件分岐命令と当該条件分岐命令によって示される前方分岐ターゲット命令との間にある、条件分岐命令にプログラム順に連続して続く一つ以上の命令のセットと、を含み得る。本システムは、命令取り込み論理と連結された命令変換論理も含み、この命令変換論理は、条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換することができる。また、本システムは、相互接続と連結されたダイナミックランダムアクセスメモリ (D R A M) も含む。

20

【 0 1 2 7 】

例 2 6 は、例 2 5 の主題を含み、随意的に、命令変換論理が、条件分岐命令を除去するものであり、さらに、命令変換論理は、条件分岐命令と前方分岐ターゲット命令との間にある一つ以上の命令のセットの各命令を、述語なし命令から述語付き命令に変換するものである。

【 0 1 2 8 】

例 2 7 は、例 2 5 ~ 2 6 のいずれかの主題を含み、命令変換論理と連結されたバックエンド論理を含み、当該バックエンド論理は、一つ以上の述語付き命令の計算的に等価なセットを実行し、条件分岐命令が条件成立であると判断されるとき、一つ以上の述語付き命令の計算的に等価なセットが実行されたことを反映するために、アーキテクチャの状態の更新をしないと決めるものである。

30

【 0 1 2 9 】

例 2 8 は、例 1 3 ~ 1 7 のいずれかの方法を実施するための装置を含む。

【 0 1 3 0 】

例 2 9 は、例 1 3 ~ 1 7 のいずれかの方法を実施するための手段を含む装置を含む。

【 0 1 3 1 】

例 3 0 は、例 2 2 ~ 2 3 のいずれかの方法を実施するための装置を含む。

40

【 0 1 3 2 】

例 3 1 は、例 2 2 ~ 2 3 のいずれかの方法を実施するための手段を含む装置を含む。

【 0 1 3 3 】

例 3 2 は、本明細書に記載の方法を実質上実施するプロセッサを含む。

【 0 1 3 4 】

例 3 3 は、本明細書に記載の方法を実質上実施するための手段を含むプロセッサを含む。

【 0 1 3 5 】

本明細書および特許請求の範囲において、用語「連結された (c o u p l e d) 」およ

50

び「接続された (connected)」ならびにこれらの派生語が使われていることがある。上記の用語は、相互に同義語として意図されていないことを理解されたい。むしろ、特定の実施形態では、「接続された」は、2つ以上の要素が、相互に直接に物理的または電氣的に接触していることを示すために用いられ得る。「連結された」は、2つ以上の要素が物理的または電氣的に直接接触していることを意味し得る。しかしながら、「連結された」は、2つ以上の要素は相互に直接接触はしていないが、それでも相互に協働し相互作用をしていることをも意味し得る。例えば、命令変換論理は、介在する命令待ち行列または他の命令ストレージによって命令取り込み論理と結合され得る。図中の矢印は、接続および連結を示すために使われている。

【0136】

本明細書および特許請求の範囲において、用語「論理」が使われていることがある。本明細書で使用するように、論理は、ハードウェア、ファームウェア、ソフトウェアなどのモジュール、またはこれらの組み合わせを含み得る。論理の例には、集積回路、特定用途向け集積回路、アナログ回路、デジタル回路、プログラム済み論理デバイス、命令を含むメモリデバイスなどが含まれる。いくつかの実施形態において、ハードウェア論理は、トランジスタ、および/またはゲート、ならびに他のあり得る回路コンポーネントを含み得る。

【0137】

用語「および/または」が使われていることがある。本明細書で使用するように、用語「および/または」は、一方または他方、または両方を意味する（例えば、Aおよび/またはBは、AまたはB、またはAとBを意味する）。

【0138】

上記の説明において、説明目的で、本発明の実施形態の徹底した理解を提供するために、数多くの具体的な詳細を述べてきた。しかしながら、当業者には、一つ以上の他の実施形態が、これらの具体的な詳細の一部がなくても実践可能なことは明白であろう。これら具体的な実施形態は、本発明を、限定するためでなく例示的な諸実施形態を通して説明するために提示されている。本発明の範囲は、これらの具体例によってではなく、特許請求の範囲によってのみ定まる。他の例では、周知の回路、構造体、デバイス、およびオペレーションは、説明の理解が曖昧になるのを避けるため、ブロック図の形、あるいは詳細なしに示されている。

【0139】

適切な場合、参照番号または参照番号の末端部分は、特記されているかまたは明らかに異なるものを除き、同様または同一の特徴を随意に有し得る、対応するまたは類似の要素を示すために、図を通して繰り返して使われている。一部の例において、複数のコンポーネントが記載されている場合、それらが単一のコンポーネントに組み込まれていることがある。他の例では、単一のコンポーネントが記載されている場合に、それが複数のコンポーネントに分けられていることもある。

【0140】

様々なオペレーションおよび方法を説明してきた。これら方法の一部は、フロー図の中では比較的基本的な形で記載されているが、随意に、これらの方法にオペレーションを加える、および/またはこれらからオペレーションを削除することが可能である。さらに、フロー図は、例示的な実施形態によるオペレーションの特定の順序を示しているが、その特定の順序は例示的なものである。別の実施形態は、随意に、異なった順序で、特定のオペレーションを組み合わせて、特定のオペレーションをオーバーラップする、などしてこれらのオペレーションを実施することができる。

【0141】

また、当然のことながら、本明細書全体を通して、例えば、「一つの実施形態」、「ある実施形態」、または「一つ以上の実施形態」への言及は、ある特定の特徴が本発明の実践の中に含まれ得ることを意味することを理解されたい。同様に、これも当然ながら、本開示を効率化し本発明の様々な態様の理解を助力するために、説明の中で、様々な特徴が

10

20


30

40


50

、単一の実施形態、図面、またはそれらの記述中に一緒にグループ化されていることがある。しかしながら、本開示の方法は、本発明が特許請求の範囲において明示的に列挙されたよりも多くの特徴を必要とする意図を反映していると解釈されない。むしろ、添付の特許請求の範囲に反映されているように、本発明の態様は、開示された単一の実施形態の全特徴よりも少なくてもよい。したがって、本明細書に添付された請求項は、各請求項が本発明の別個の実施形態として各々独立しているものとして、ここに明示で本明細書に組み入れられる。


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 A 】




【 図 8 B 】




【 図 9 A 】




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



【手続補正書】

【提出日】平成26年5月21日(2014.5.21)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

条件分岐を処理するプロセッサであって、

条件付きショート前方分岐を取り込むための命令取り込み論理であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、

前記命令取り込み論理と連結された命令変換論理であって、前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、命令変換論理とを含む、プロセッサ。

【請求項2】

前記命令変換論理は、前記条件分岐命令を除去することができる、請求項1に記載のプロセッサ。

【請求項3】

前記命令変換論理が、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する、請求項1または2に記載のプロセッサ。

【請求項4】

前記命令変換論理が、前記条件分岐命令と前記前方分岐ターゲット命令との間にある複数の命令の各々を、述語なし命令から述語付き命令に変換する、請求項1～3のいずれか一項に記載のプロセッサ。

【請求項5】

前記命令変換論理が、前記条件分岐命令が条件成立であるか、または不成立であるかの予測に関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を出力する、請求項1～4のいずれか一項に記載のプロセッサ。

【請求項6】

前記命令変換論理が、前記プロセッサのパイプラインの解読段階にハードウェア論理を含む、請求項1～5のいずれか一項に記載のプロセッサ。

【請求項7】

前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットが単一の移動命令からなり、前記命令変換論理は、前記単一の移動命令を条件付き移動命令に変換する、請求項1～6のいずれか一項に記載のプロセッサ。

【請求項8】

前記条件付き移動命令は、前記条件付き移動命令の条件が偽であるとき、例外処理を開始しない、請求項7に記載のプロセッサ。

【請求項9】

前記命令変換論理は、前記命令変換論理が前記条件分岐命令に対する分岐予測を知る必要なしに、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を出力する、請求項1～7のいずれか一項に記載のプロセッサ。

【請求項10】

前記命令変換論理と連結されたバックエンド論理をさらに含み、前記バックエンド論理は、前記一つ以上の述語付き命令の前記計算的に等価なセットを実行し、前記条件分岐命

令が条件成立であると判定されると、前記一つ以上の述語付き命令の前記計算的に等価なセットが前記実行を反映するために、アーキテクチャの状態の更新をしないと決める、請求項 1 ~ 7 のいずれか一項に記載のプロセッサ。

【請求項 1 1】

前記命令変換論理と連結されたバックエンド論理をさらに含み、前記バックエンド論理は、前記一つ以上の述語付き命令の前記計算的に等価なセットを実行し、前記条件分岐命令が条件不成立であると判定されると、前記一つ以上の述語付き命令の前記計算的に等価なセットの前記実行を反映するために、アーキテクチャの状態の更新をしないと決める、請求項 1 ~ 7 のいずれか一項に記載のプロセッサ。

【請求項 1 2】

前記命令取り込み論理が、前記条件分岐命令の予測と関係なく、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令を常に取り込む、請求項 1 ~ 7 のいずれか一項に記載のプロセッサ。

【請求項 1 3】

条件分岐を処理する方法であって、

条件付きショート前方分岐を取り込む段階であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く段階と、

前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する段階と

を含む、方法。

【請求項 1 4】

前記条件分岐命令が条件成立であるか、または不成立かどうかの予測に関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む、請求項 1 3 に記載の方法。

【請求項 1 5】

前記変換する段階が、前記条件分岐命令と前記前方分岐ターゲット命令との間の前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する段階を含む、請求項 1 3 に記載の方法。

【請求項 1 6】

前記変換する段階が、前記条件分岐命令と前記前方分岐ターゲット命令との間の複数の命令の各々を、述語なし命令から述語付き命令に変換する段階を含む、請求項 1 3 に記載の方法。

【請求項 1 7】

前記変換する段階が前記条件分岐命令を除去する段階を含み、前記変換する段階は、プロセッサのパイプラインの解読段階で変換する段階を含む、請求項 1 3 に記載の方法。

【請求項 1 8】

分岐予測論理のオペレーションに関係なく、前記一つ以上の述語付き命令の前記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む、請求項 1 3 ~ 1 7 のいずれか一項に記載の方法。

【請求項 1 9】

前記一つ以上の述語付き命令の前記計算的に等価なセットを実行する段階と、

實際上、前記条件分岐命令が条件成立であると判定する段階と、

前記条件分岐命令が条件成立であると判定するのに応じて前記一つ以上の述語付き命令の前記計算的に等価なセットの前記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と、

をさらに含む、請求項 1 3 ~ 1 7 のいずれか一項に記載の方法。

【請求項 2 0】

前記一つ以上の述語付き命令の前記計算的に等価なセットを実行する段階と、

實際上、前記条件分岐命令が条件不成立であると判定する段階と、
前記条件分岐命令が条件不成立であると判定するのに応じて、前記一つ以上の述語付き命令の前記計算的に等価なセットを前記実行したことを反映するために、アーキテクチャの状態を更新すると決める段階と、
をさらに含む、請求項 1 3 ~ 1 7 のいずれか一項に記載の方法。

【請求項 2 1】

前記取り込む段階は、前記条件分岐命令が条件成立であると予測される場合にあっては、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令を取り込む段階を含む、請求項 1 3 ~ 1 7 のいずれかに一項に記載の方法。

【請求項 2 2】

条件分岐を処理する方法であって、
条件分岐命令を検出する段階と、
前記条件分岐命令の後にショート前方分岐が続いていると判定する段階と、
前記ショート前方分岐内の全ての命令が、対応する計算的に等価な述語付き命令に変換可能なことを判定する段階と
を含む、方法。

【請求項 2 3】

前記ショート前方分岐内の前記命令の前記全てを、前記対応する計算的に等価な述語付き命令に変換する段階と、前記条件分岐命令を除去する段階と、をさらに含む、請求項 2 2 に記載の方法。

【請求項 2 4】

前記計算的に等価な述語付き命令を実行する段階と、
前記条件分岐命令が条件成立であると最終的に判定する段階と、
前記条件分岐命令が条件成立であると判定した後、前記計算的に等価な述語付き命令の前記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と
をさらに含む、請求項 2 2 または 2 3 に記載の方法。

【請求項 2 5】

条件分岐を処理するためのシステムであって、
相互接続と、
前記相互接続に連結されたプロセッサであって、前記プロセッサは、
条件付きショート前方分岐を取り込むための命令取り込み論理であって、前記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、前記一つ以上の命令のセットは、前記条件分岐命令と前記条件分岐命令によって示される前方分岐ターゲット命令との間にある、前記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、
前記命令取り込み論理と連結された命令変換論理であって、前記命令変換論理は、前記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、前記論理と
を含む前記プロセッサと、
前記相互接続と連結されたダイナミックランダムアクセスメモリ (D R A M) と
を備える、システム。

【請求項 2 6】

前記命令変換論理が前記条件分岐命令を除去し、さらに、前記命令変換論理は、前記条件分岐命令と前記前方分岐ターゲット命令との間にある前記一つ以上の命令の前記セットの各々を、述語なし命令から述語付き命令に変換する、請求項 2 5 に記載のシステム。

【請求項 2 7】

命令変換論理と連結されたバックエンド論理であって、前記バックエンド論理は、前記一つ以上の述語付き命令の前記計算的に等価なセットを実行し、前記条件分岐命令が条件成立であると判定されるとき、前記一つ以上の述語付き命令の前記計算的に等価なセットの前記実行を反映するために、アーキテクチャの状態の更新をしないと決める、前記バツ

クエンド論理をさらに含む、請求項 25 または 26 に記載のシステム。

【請求項 28】

請求項 13 ~ 17 のいずれか一項に記載の方法を実施するための装置。

【請求項 29】

請求項 13 ~ 17 のいずれか一項に記載の方法を実施するための手段を含む装置。

【請求項 30】

請求項 22 または 23 に記載の方法を実施するための装置。

【請求項 31】

請求項 22 または 23 に記載の方法を実施するための手段を含む装置。

【請求項 32】

本明細書に記載の方法を実質上実施するプロセッサ。

【請求項 33】

本明細書に記載の方法を実質上実施するための手段を含むプロセッサ。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0141

【補正方法】変更

【補正の内容】

【0141】

また、当然のことながら、本明細書全体を通して、例えば、「一つの実施形態」、「ある実施形態」、または「一つ以上の実施形態」への言及は、ある特定の特徴が本発明の実践の中に含まれ得ることを意味することを理解されたい。同様に、これも当然ながら、本開示を効率化し本発明の様々な態様の理解を助力するために、説明の中で、様々な特徴が、単一の実施形態、図面、またはそれらの記述中に一緒にグループ化されていることがある。しかしながら、本開示の方法は、本発明が特許請求の範囲において明示的に列挙されたよりも多くの特徴を必要とする意図を反映していると解釈されない。むしろ、添付の特許請求の範囲に反映されているように、本発明の態様は、開示された単一の実施形態の全特徴よりも少なくしてもよい。したがって、本明細書に添付された請求項は、各請求項が本発明の別個の実施形態として各々独立しているものとして、ここに明示で本明細書に組み入れられる。

(項目 1)

条件分岐を処理するプロセッサであって、

条件付きショート前方分岐を取り込むための命令取り込み論理であって、上記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、上記一つ以上の命令のセットは、上記条件分岐命令と上記条件分岐命令によって示される前方分岐ターゲット命令との間にある、上記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、

上記命令取り込み論理と連結された命令変換論理であって、上記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、命令変換論理とを含む、プロセッサ。

(項目 2)

上記命令変換論理は、上記条件分岐命令を除去することができる、項目 1 に記載のプロセッサ。

(項目 3)

上記命令変換論理が、上記条件分岐命令と上記前方分岐ターゲット命令との間にある上記一つ以上の命令の上記セットの各々を、述語なし命令から述語付き命令に変換する、項目 1 または 2 に記載のプロセッサ。

(項目 4)

上記命令変換論理が、上記条件分岐命令と上記前方分岐ターゲット命令との間にある複数の命令の各々を、述語なし命令から述語付き命令に変換する、項目 1 ~ 3 のいずれか一

項に記載のプロセッサ。

(項目5)

上記命令変換論理が、上記条件分岐命令が条件成立であるか、または不成立であるかの予測に関係なく、上記一つ以上の述語付き命令の上記計算的に等価なセットを表す信号を出力する、項目1～4のいずれか一項に記載のプロセッサ。

(項目6)

上記命令変換論理が、上記プロセッサのパイプラインの解読段階にハードウェア論理を含む、項目1～5のいずれか一項に記載のプロセッサ。

(項目7)

上記条件分岐命令と上記前方分岐ターゲット命令との間にある上記一つ以上の命令の上記セットが単一の移動命令からなり、上記命令変換論理は、上記単一の移動命令を条件付き移動命令に変換する、項目1～6のいずれか一項に記載のプロセッサ。

(項目8)

上記条件付き移動命令は、上記条件付き移動命令の条件が偽であるとき、例外処理を開始しない、項目7に記載のプロセッサ。

(項目9)

上記命令変換論理は、上記命令変換論理が上記条件分岐命令に対する分岐予測を知る必要なしに、上記一つ以上の述語付き命令の上記計算的に等価なセットを表す信号を出力する、項目1に記載のプロセッサ。

(項目10)

上記命令変換論理と連結されたバックエンド論理をさらに含み、上記バックエンド論理は、上記一つ以上の述語付き命令の上記計算的に等価なセットを実行し、上記条件分岐命令が条件成立であると判定されると、上記一つ以上の述語付き命令の上記計算的に等価なセットの上記実行を反映するために、アーキテクチャの状態の更新をしないと決める、項目1に記載のプロセッサ。

(項目11)

上記命令変換論理と連結されたバックエンド論理をさらに含み、上記バックエンド論理は、上記一つ以上の述語付き命令の上記計算的に等価なセットを実行し、上記条件分岐命令が条件不成立であると判定されると、上記一つ以上の述語付き命令の上記計算的に等価なセットの上記実行を反映するために、アーキテクチャの状態の更新をすると決める、項目1に記載のプロセッサ。

(項目12)

上記命令取り込み論理が、上記条件分岐命令の予測に関係なく、上記条件分岐命令と上記前方分岐ターゲット命令との間にある上記一つ以上の命令を常に取り込む、項目1に記載のプロセッサ。

(項目13)

条件分岐を処理する方法であって、

条件付きショート前方分岐を取り込む段階であって、上記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、上記一つ以上の命令のセットは、上記条件分岐命令と上記条件分岐命令によって示される前方分岐ターゲット命令との間にある、上記条件分岐命令にプログラム順に連続して続く段階と、

上記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する段階と

を含む、方法。

(項目14)

上記条件分岐命令が条件成立であるか、または不成立かどうかの予測に関係なく、上記一つ以上の述語付き命令の上記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含み、項目13に記載の方法。

(項目15)

上記変換する段階が、上記条件分岐命令と上記前方分岐ターゲット命令との間の上記一

つ以上の命令の上記セットの各々を、述語なし命令から述語付き命令に変換する段階を含む、項目 1 3 または 1 4 に記載の方法。

(項目 1 6)

上記変換する段階が、上記条件分岐命令と上記前方分岐ターゲット命令との間の複数の命令の各々を、述語なし命令から述語付き命令に変換する段階を含む、項目 1 3 または 1 4 に記載の方法。

(項目 1 7)

上記変換する段階が上記条件分岐命令を除去する段階を含み、上記変換する段階は、プロセッサのパイプラインの解読段階で変換する段階を含む、項目 1 3 または 1 4 に記載の方法。

(項目 1 8)

分岐予測論理のオペレーションに関係なく、上記一つ以上の述語付き命令の上記計算的に等価なセットを表す信号を、プロセッサのバックエンド論理に提供する段階をさらに含む、項目 1 3 ~ 1 7 のいずれか一項に記載の方法。

(項目 1 9)

上記一つ以上の述語付き命令の上記計算的に等価なセットを実行する段階と、
實際上、上記条件分岐命令が条件成立であると判定する段階と、
上記条件分岐命令が条件成立であると判定するのに応じて上記一つ以上の述語付き命令の上記計算的に等価なセットの上記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と、
をさらに含む、項目 1 3 ~ 1 8 のいずれか一項に記載の方法。

(項目 2 0)

条件分岐を処理する方法であって、
条件分岐命令を検出する段階と、
上記条件分岐命令の後にショート前方分岐が続いていると判定する段階と、
上記ショート前方分岐内の全ての命令が、対応する計算的に等価な述語付き命令に変換可能なことを判定する段階と
を含む、方法。

(項目 2 1)

上記ショート前方分岐内の上記命令の上記全てを、上記対応する計算的に等価な述語付き命令に変換する段階と、上記条件分岐命令を除去する段階と、をさらに含む、項目 2 0 に記載の方法。

(項目 2 2)

上記計算的に等価な述語付き命令を実行する段階と、
上記条件分岐命令が条件成立であると最終的に判定する段階と、
上記条件分岐命令が条件成立であると判定した後、上記計算的に等価な述語付き命令の上記実行を反映するために、アーキテクチャの状態を更新しないと決める段階と、
をさらに含む、項目 2 0 に記載の方法。

(項目 2 3)

条件分岐を処理するためのシステムであって、
相互接続と、
上記相互接続に連結されたプロセッサであって、
条件付きショート前方分岐を取り込むための命令取り込み論理であって、上記条件付きショート前方分岐は、条件分岐命令と、一つ以上の命令のセットとを含み、上記一つ以上の命令のセットは、上記条件分岐命令と上記条件分岐命令によって示される前方分岐ターゲット命令との間にある、上記条件分岐命令にプログラム順に連続して続く命令取り込み論理と、
上記命令取り込み論理と連結された命令変換論理であって、上記条件付きショート前方分岐を、一つ以上の述語付き命令の計算的に等価なセットに変換する、上記命令変換論理と

を含む上記プロセッサと、
上記相互接続と連結されたダイナミックランダムアクセスメモリ（DRAM）と
を備える、システム。

（項目24）

上記命令変換論理が上記条件分岐命令を除去し、さらに、上記命令変換論理は、上記条件分岐命令と上記前方分岐ターゲット命令との間にある上記一つ以上の命令の上記セットの各々を、述語なし命令から述語付き命令に変換する、項目23に記載のシステム。

フロントページの続き

- (72)発明者 ディクソン、マーティン ジー .
アメリカ合衆国 95054 カリフォルニア州・サンタクララ・ミッション カレッジ ブーレ
バード・2200 インテル・コーポレーション内
- (72)発明者 サンティアゴ、ヤズミン エー .
アメリカ合衆国 95054 カリフォルニア州・サンタクララ・ミッション カレッジ ブーレ
バード・2200 インテル・コーポレーション内
- (72)発明者 ナイク、ミシャリ
アメリカ合衆国 95054 カリフォルニア州・サンタクララ・ミッション カレッジ ブーレ
バード・2200 インテル・コーポレーション内

Fターム(参考) 5B033 BB03 CA09 CA13

【外国語明細書】

2014182817000001.pdf