



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2011년10월11일  
 (11) 등록번호 10-1072591  
 (24) 등록일자 2011년10월05일

(51) Int. Cl.  
 H05K 3/46 (2006.01) H05K 1/02 (2006.01)  
 H05K 9/00 (2006.01)  
 (21) 출원번호 10-2009-0073444  
 (22) 출원일자 2009년08월10일  
 심사청구일자 2009년08월10일  
 (65) 공개번호 10-2011-0015971  
 (43) 공개일자 2011년02월17일  
 (56) 선행기술조사문헌  
 KR1020090081571 A  
 KR1020080061950 A\*  
 W02008127196 A1\*  
 KR1020090014950 A  
 \*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
 삼성전기주식회사  
 경기도 수원시 영통구 매탄동 314  
 (72) 발명자  
 김한  
 경기 용인시 수지구 신봉동 LG신봉자이1차아파트  
 115동 1101호  
 한미자  
 전북 전주시 완산구 남농송동 41-1 기린봉아파트  
 103동 206호  
 (뒷면에 계속)  
 (74) 대리인  
 특허법인이지

전체 청구항 수 : 총 7 항


심사관 : 김중희

**(54) EMI 노이즈 저감 인쇄회로기판**

**(57) 요약**

EMI 노이즈 저감 인쇄회로기판이 개시된다. 상기 인쇄회로기판은, 대역 저지 주파수 특성을 갖는 전자기 밴드갭 구조가 내부에 삽입되는 다층 인쇄회로기판으로서, 그라운드층과 전원층이 마련되는 제1 영역과; 상기 제1 영역의 측면에 위치하여, 상기 제1 영역의 측면을 통해 외부로 방사되는 EMI 노이즈를 차폐하도록 상기 전자기 밴드갭 구조가 마련되는 제2 영역을 포함하되, 상기 전자기 밴드갭 구조는, 상기 인쇄회로기판의 가장자리를 따라 위치하는 복수 개의 제1 도전판과; 상기 제1 도전판과 다른 평면 상에, 상기 제1 도전판과 교번하도록 배치되는 복수 개의 제2 도전판과; 상기 제1 도전판과 상기 제2 도전판을 연결하는 비아를 포함한다.

**대표도 - 도4**



(72) 발명자

**박대현**

울산 중구 복산동 장미a 204호

**정효직**

대전 중구 부사동 140-18

**봉강욱**

서울 도봉구 방학1동 성원아파트 102-305

## 특허청구의 범위

### 청구항 1

대역 저지 주파수 특성을 갖는 전자기 밴드갭 구조가 내부에 삽입되는 다층 인쇄회로기판으로서,

그라운드층과 전원층이 마련되는 제1 영역과;

상기 제1 영역의 측면에 위치하여, 상기 제1 영역의 측면을 통해 상기 제1 영역의 내부로부터 외부로 방사되는 EMI 노이즈를 차폐하도록 상기 전자기 밴드갭 구조가 마련되는 제2 영역을 포함하되,

상기 전자기 밴드갭 구조는,

상기 제1 영역의 측면을 따라 위치하는 복수 개의 제1 도전판과;

상기 제1 도전판과 다른 평면 상에, 상기 제1 도전판과 교번하도록 배치되는 복수 개의 제2 도전판과;

상기 제1 도전판과 상기 제2 도전판을 연결하는 비아를 포함하는 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

### 청구항 2

제1항에 있어서,

상기 제1 영역과 상기 제2 영역은 4층 이상의 다층으로 이루어지고,

상기 비아는 상기 제2 영역의 상하를 관통하는 관통비아인 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

### 청구항 3

제1항에 있어서,

상기 비아는 블라인드 비아인 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

### 청구항 4

제1항에 있어서,

상기 제1 도전판과 상기 제2 도전판 중 적어도 어느 하나는,

상기 제1 영역의 가장자리 형상에 상응하여 절곡된 형상인 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

### 청구항 5

제1항에 있어서,

상기 복수 개의 제1 도전판 중 서로 이웃하는 적어도 어느 한 쌍은, 연결라인에 의해 서로 전기적으로 연결되는 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

### 청구항 6

제1항에 있어서,

상기 제1 도전판은 접속라인에 의해 상기 그라운드층과 전기적으로 연결되는 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

**청구항 7**

제1항에 있어서,

상기 제2 영역은, 상기 제1 영역의 측면 중 일부에만 선택적으로 배치되는 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판.

**명세서**

**발명의 상세한 설명**

**기술분야**

[0001] 본 발명은 기판에 관한 것으로서, 보다 구체적으로는 전자기 밴드갭 구조(EBG structure)를 이용하여 전자기 간섭 노이즈(EMI noise)를 저감시킬 수 있는 노이즈 저감 기판에 관한 것이다.

**배경기술**

[0002] EMI(Electromagnetic interference) 문제는 전자제품의 동작주파수가 고속화되면서 고질적인 노이즈 문제로 인식되어 왔다. 특히, 최근 들어 전자제품의 동작주파수가 수십 MHz ~ 수 GHz 대로 되면서 이러한 EMI 문제는 더 더욱 심각해져서 해결책이 절실히 필요한 상황이다. 특히, 기판에서의 EMI 문제 중에서 기판 에지(edge)에서 발생하는 노이즈의 해결책에 대한 연구가 이루어지지 않아, 기판에서의 노이즈를 전면적으로 차단하는데 한계를 가지고 있다.

[0003] EMI 노이즈는 어느 하나의 전자회로, 소자, 부품 등에서 발생한 전자기파(EM wave)가 다른 회로, 소자, 부품 등으로 전달됨으로써 간섭에 의한 노이즈 문제를 발생시키는 원인이 되는 노이즈를 말한다. 이와 같은 EMI 노이즈를 크게 분류하면, 방사 노이즈(radiation noise, 도 1의 참조번호 10, 30 참조)와 전도 노이즈(conduction noise, 도 1의 참조번호 20 참조)로 나눌 수 있다.

[0004] 이 중, 기판의 상부(즉, 전자부품의 탑재면)로 방사되는 방사 노이즈(10)의 경우에는 메탈 캡 등의 전자기 차폐용 캡으로 기판 상부 영역을 쉴드(shield)함으로써 해결하는 방식이 일반적이지만, 기판 내부를 통해 흐르는 전도 노이즈(20)가 기판의 가장자리(edge)에까지 전도되어 기판 외부로 방사되는 방사 노이즈(30, 이하 이를 간단히 '에지 노이즈'라 칭함)에 대한 효과적인 해결책에 관한 연구는 아직 미흡한 단계이다.

[0005] 만일, 기판 구조의 간단한 변경만으로 기판 가장자리에서의 에지 노이즈를 저감할 수 있는 기술이 개발된다면, 메탈 캡이나 회로(circuit) 방식에 의한 해결 방법에 비해 개발 기간 및 비용을 획기적으로 줄일 수 있을 것으로 기대된다. 또한, 공간 활용 측면이나 소비 전력 측면에서도 이점을 가질 수 있으며, 손쉽게 수 GHz 이상의 대역에서도 노이즈를 제거할 수 있게 되어, 기판 에지에서의 EMI 노이즈 문제를 해결하는데 효과적일 것이다.

**발명의 내용**

**해결 하고자하는 과제**

[0006] 이에 따라, 본 발명은 특정 주파수 대역의 노이즈를 차폐할 수 있는 전자기 밴드갭 구조를 기판의 가장자리(edge)에 해당하는 기판 내부에 삽입시킴으로써, 기판 가장자리에서 방사되는 방사 노이즈(radiation noise)를 차폐시킬 수 있는 EMI 노이즈 저감 인쇄회로기판을 제공한다.

[0007] 또한, 본 발명은 기판의 간단한 구조 변경만으로 기판 가장자리에서 방사되는 방사 노이즈를 손쉽게 차폐 가능함으로써, 공간 활용도, 제조 비용, 소비 전력 등의 측면에서도 유리한 이점을 갖는 EMI 노이즈 저감 인쇄회로기판을 제공한다.

[0008] 본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

**과제 해결수단**

- [0009] 본 발명의 일 측면에 따르면, 대역 저지 주파수 특성을 갖는 전자기 밴드갭 구조가 내부에 삽입되는 다층 인쇄 회로기판으로서, 그라운드층과 전원층이 마련되는 제1 영역과; 상기 제1 영역의 측면에 위치하여, 상기 제1 영역의 측면을 통해 외부로 방사되는 EMI 노이즈를 차폐하도록 상기 전자기 밴드갭 구조가 마련되는 제2 영역을 포함하되, 상기 전자기 밴드갭 구조는, 상기 제1 영역의 측면을 따라 위치하는 복수 개의 제1 도전판과; 상기 제1 도전판과 다른 평면 상에, 상기 제1 도전판과 교번하도록 배치되는 복수 개의 제2 도전판과; 상기 제1 도전판과 상기 제2 도전판을 연결하는 비아를 포함하는 것을 특징으로 하는 EMI 노이즈 저감 인쇄회로기판이 제공된다.
- [0010] 상기 제1 영역과 상기 제2 영역은 4층 이상의 다층으로 이루어지고, 상기 비아는 상기 제2 영역의 상하를 관통하는 관통비아일 수 있다.
- [0011] 또한, 상기 비아는 블라인드 비아일 수도 있다.
- [0012] 한편, 상기 제1 도전판과 상기 제2 도전판 중 적어도 어느 하나는, 상기 제1 영역의 가장자리 형상에 상응하여 절곡된 형상일 수도 있고, 상기 복수 개의 제1 도전판 중 서로 이웃하는 적어도 어느 한 쌍은, 연결라인에 의해 서로 전기적으로 연결될 수도 있다.
- [0013] 상기 제1 도전판은 접속라인에 의해 상기 그라운드층과 전기적으로 연결될 수도 있으며, 상기 제2 영역은 상기 제1 영역의 측면 중 일부에만 선택적으로 배치될 수도 있다.

**효과**

- [0014] 본 발명의 바람직한 실시예에 따르면, 특정 주파수 대역의 노이즈를 차폐할 수 있는 전자기 밴드갭 구조를 기판의 가장자리(edge)에 해당하는 기판 내부에 삽입시킴으로써, 기판 가장자리에서 방사되는 방사 노이즈(radiation noise)를 차폐시킬 수 있는 효과가 있다.
- [0015] 또한, 기판의 간단한 구조 변경만으로도 기판 가장자리에서 방사되는 방사 노이즈를 손쉽게 차폐 가능함으로써, 공간 활용도, 제조 비용, 소비 전력 등의 측면에서 유리한 효과가 있다.

**발명의 실시를 위한 구체적인 내용**

- [0016] 본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
- [0017] 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
- [0018] 본 발명의 EMI 노이즈 저감 인쇄회로기판은 기판 내부의 "전도 노이즈"의 차폐에 목적을 두고 있는 것이 아니라, 그 전도 노이즈가 기판 에지 부분에까지 전도되어 기판 외부로 방사되는 것을 방지(즉, "에지 노이즈"의 차폐)에 목적을 두고 있다. 이를 위해, 본 실시예에 따른 인쇄회로기판은 그라운드층(110)과 전원층(120)이 마련되는 제1 영역(100)과; 상기 제1 영역(100)의 측면에 위치하며 그 내부에 전자기 밴드갭 구조(이하 'EBG 구조'라 한다)가 마련되는 제2 영역(200)을 포함한다. 이 때, EBG 구조는 상기 제1 영역(100)의 측면을 따라 위치하는 복수 개의 제1 도전판(210)과; 상기 제1 도전판(210)과 다른 평면 상에, 상기 제1 도전판(210)과 교번하도록 배치되는 복수 개의 제2 도전판(220)과; 상기 제1 도전판(210)과 상기 제2 도전판(220)을 연결하는 비아(250, 250a)를 포함한다.
- [0019] 상기와 같은 도전판들(210, 220)은 그 사이에 개재되는 유전체(미도시)와 더불어서 커패시턴스 성분을 구성하게 되고, 비아(250)는 인덕턴스 성분을 구성하게 된다. 이러한 커패시턴스 성분과 인덕턴스 성분들의 조합에 의해

노이즈를 차폐하는 EBG 구조 즉, L-C 필터가 구성되는 것이다.

- [0020] 즉, 도 2에 도시된 바와 같이, 본 실시예에 따른 인쇄회로기판은 기판의 에지(edge) 부분에 분리된 도전판들(210, 220, 230, 240)을 형성하고, 이들을 서로 교번되게 구성하여 비아(250)를 통해 연결함으로써, 기판의 에지부분에서 측면으로 방사되는 EMI 노이즈를 차폐하는 구조를 갖는다.
- [0021] 제1 영역(100)에는 그라운드층(110)과 전원층(120) 등이 마련된다. 도 2에는 최상층에 그라운드층(110)이 마련되고, 그 아래에 전원층(120)이 마련되는 구조가 제시되어 있다. 전원층(120) 아래에 마련되는 두 개의 층(130, 140)은 비아(150)에 의해 그라운드층(110)과 접지되는 구조를 갖는다. 전원층(120)에는 비아(150)와의 전기적인 분리를 위해 클리어런스 홀(125)이 형성된다. 각 층 사이에는 절연체(미도시) 또는 유전체가 개재된다.
- [0022] 그러나, 상기와 같은 제1 영역(100)의 구성은 일 예에 불과하며, 제1 영역(100)의 구조 및 배치가 다양하게 변경될 수도 있음은 물론이다.
- [0023] 그라운드층(110)과 전원층(120)이 마련된 제1 영역(100)의 측면에 위치하는 제2 영역(200)에는, 본 실시예에 따른 인쇄회로기판의 측면도와 정면도인 도 3 및 도 4에 도시된 바와 같이, 복수의 도전판들(210, 220, 230, 240)이 아래 위가 서로 교번되게 배치된다. 보다 구체적으로, 복수 개의 제1 도전판(210)들이 제1 영역(100)의 측면을 따라 동일 평면 상에 배치되고, 제1 도전판(210)들과 다른 평면 상에 제2 도전판(220)들이 제1 영역(100)의 측면을 따라 배치된다. 이 때, 제2 도전판(220)들은 제1 도전판(210)들과 서로 교번되도록 배치된다. 즉, 제1 도전판(210)들과 제2 도전판(220)들은 서로의 양 단부가 오버랩 되도록 배치되는 것이다. 이렇게 오버랩 된 제1 도전판(210)과 제2 도전판(220)의 단부는 비아(250)에 의해 서로 연결된다.
- [0024] 여기서 제1 도전판과 제2 도전판은 특정한 기능을 수행하는 도전판을 지칭하는 것이 아니라, 서로 상이한 평면 상에 배치되는 도전판들(210, 220, 230, 240)을 서로 구분하기 위한 것에 지나지 않는다. 또한, 각각의 도전판들(210, 220, 230, 240)은 서로 동일한 크기와 형상을 가질 수도 있으나, 설계 상의 필요 등에 따라 상이한 크기, 상이한 형상을 가질 수도 있다.
- [0025] 또한, 비록 도시되지는 않았으나, 이들 도전판들(210, 220, 230, 240) 사이에는 층간 절연을 위한 절연체 또는 유전체가 개재된다.
- [0026] 한편, 도 2 내지 도 4에 도시된 바와 같이, 제1 영역(100)과 제2 영역(200)은 4층 이상의 다층으로 이루어질 수 있으며, 이 때, 비아는 제2 영역(200)의 상하를 관통하는 관통비아(250)일 수 있다. 제2 영역(200)이 다층으로 이루어지는 경우, 각 층의 도전판들(210, 220, 230, 240)은 서로 다른 층에 위치하는 도전판과 그 일부가 오버랩 되므로, 오버랩 되는 부분에 관통비아(250)를 형성함으로써, 층간 접속을 보다 간단히 구현할 수 있게 된다. 그 결과, 제조 공정을 매우 단순화 시킬 수 있어, 전반적인 제조비용을 절감할 수 있게 된다.
- [0027] 한편, 도 2 및 도 3에 도시된 바와 같이, 제1 도전판(210)은 접속라인(260)에 의해 제1 영역(100), 보다 구체적으로 그라운드층(110)과 전기적으로 연결될 수도 있다. 이와 같이 제1 도전판(210)이 그라운드층(110)에 연결되면, 그라운드를 보다 넓게 확보할 수 있어 노이즈 차폐 효과를 보다 더 향상시킬 수 있게 된다.
- [0028] 도 5 내지 도 10에는 제2 영역(200)에 삽입되는 EBG 구조의 다양한 변형례들이 도시되어 있다. 도 5에 도시된 바와 같이, 복수 개의 제1 도전판(210) 중 서로 이웃하는 적어도 어느 한 쌍은, 연결라인(215)에 의해 서로 전기적으로 연결될 수 있다. 이렇게 서로 이웃하는 제1 도전판(210)들 사이에 연결라인(215)을 형성하게 되면, 제1 도전판(210) 사이들 사이에 인덕턴스 성분을 추가할 수 있게 되어, 보다 효율적인 노이즈 차폐를 위한 설계 자유도를 향상시킬 수 있는 장점이 있다. 도 5 내지 도 7에 도시된 EBG 구조의 경우에는 제2 영역(200)에 마련되는 모든 도전판들이 관통비아(250)와 연결라인(215)에 의해 제2 영역(200) 내에서 전기적으로 연결되는 구조를 갖는다.
- [0029] 한편, 도 8 내지 도 10에 도시된 EBG 구조의 경우에는, 몇몇 도전판들이 독립된 패스를 형성하고, 이들 각각이 제1 영역(100)의 그라운드층(110)과 적어도 하나이상의 접속라인(260)에 의해 연결된다.
- [0030] 한편, 전술한 실시예들에서는 제2 영역(200)에 마련되는 각각의 도전판들(210, 220, 230, 240)이 제2 영역(200)을 관통하는 관통비아(250)에 의해 전기적으로 연결되는 구조를 제시하였으나, 도 11 내지 도 22에 도시된 바와 같이 블라인드 비아(250a)에 의해 개별적으로 연결될 수도 있다. 도 11(a) 및 도 11(b)에 도시된 바와 같이,

제1 도전판(210)은 접속라인(260)에 의해 제1 영역(100)의 그라운드층(110)과 연결될 수 있으며, 경우에 따라 도 11(a)에 도시된 바와 같이 다른 도전판 역시 접속라인(260)에 의해 제1 영역(100)에 연결될 수도 있다.

[0031] 도 12 내지 도 16에 도시된 EBG 구조의 경우에는, 제2 영역(200)에 마련되는 모든 도전판들(210, 220, 230, 240)이 블라인드 비아들(250a)과 연결라인(215)에 의해 제2 영역(200) 내에서 전기적으로 연결되는 구조를 갖는다.

[0032] 반면, 도 17 내지 도 22에 도시된 EBG 구조의 경우에는, 몇몇 도전판들이 연결라인(215) 및/또는 블라인드 비아(250a)를 이용하여 독립된 패스를 형성하고, 이들 각각이 제1 영역(100)의 그라운드층(110)과 적어도 하나 이상의 접속라인(260)에 의해 연결된다.

[0033] 한편, 도 23에 도시된 바와 같이 제1 영역(100)의 측면이 사각형의 형상을 갖는 경우에는, 제2 영역(200)의 제1 도전판(210) 및/또는 제2 도전판(220) 역시 직사각형의 형상을 가질 것이나, 도 24와 도 25에 도시된 바와 같이 제1 영역(100)이 사각형 이외의 형상을 갖는 경우에는, 제2 영역(200)의 제1 도전판(210) 및/또는 제2 도전판(220) 역시 이에 상응하여 그 외곽이 절곡된 형상을 가질 수 있다. 즉, 도 24에 도시된 바와 같이, 제1 도전판(210)이 절곡된 형상을 갖거나, 도 25에 도시된 바와 같이 곡면을 가질 수도 있고, 도 26에 도시된 바와 같이 삼각형 형상을 가질 수도 있다.

[0034] 한편, 내부에 EBG 구조가 삽입되는 제2 영역(200)은 제1 영역(100)의 측면 전체에 걸쳐 배치될 수도 있으나, 특정 부분에만 선택적으로 배치될 수도 있다. 이와 같이 특정 부분에만 제2 영역(200)을 선택적으로 배치함으로써, 사용자가 원하는 부분에 대해서만 선택적으로 노이즈를 차폐할 수 있으며, 비용절감의 효과를 기대할 수 있다.

[0035] 이상에서 제안한 구조에 대하여, EMI 노이즈 차폐효과를 검증하기 위하여 샘플을 제작하여 측정하여 보았다. 도 27은 측정을 위한 샘플의 평면도이고, SMA 커넥터를 장착하여 노이즈를 강제로 인가하여 테스트 하였다. 도 28(a)는 종래기술에 따른 인쇄회로기판의 측정 결과를 나타내는 그래프이고, 도 28(b)는 본 발명의 일 실시예에 따른 인쇄회로기판의 측정 결과를 나타내는 그래프이다.

[0036] 도 28을 통해 확인할 수 있는 바와 같이, 표시된 영역에서 기존 기판은 40dBuV 이상(검은색)의 EMI 노이즈가 방사됨을 확인할 수 있으며, 본 발명의 일 실시예에 따른 인쇄회로기판은 34dBuV 이하의 EMI 노이즈가 방사됨을 알 수 있다. 측정 결과에서 알 수 있듯이 제안된 구조를 적용한 기판에서의 EMI 노이즈가 획기적으로 감소함을 확인할 수 있다.

[0037] 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

[0038] 전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

### 도면의 간단한 설명

[0039] 도 1은 전자소자가 실장된 인쇄회로기판에서 노이즈가 방사되는 모습을 나타내는 도면.

[0040] 도 2는 본 발명의 일 실시예에 따른 EMI 노이즈 저감 인쇄회로기판을 나타내는 사시도.

[0041] 도 3은 본 발명의 일 실시예에 따른 EMI 노이즈 저감 인쇄회로기판을 나타내는 측면도.

[0042] 도 4는 본 발명의 일 실시예에 따른 EMI 노이즈 저감 인쇄회로기판을 나타내는 정면도.


[0043] 도 5 내지 도 22는 본 발명의 다양한 실시예에 따른 EMI 노이즈 저감 인쇄회로기판을 나타내는 정면도.

[0044] 도 23 내지 도 26은 본 발명의 다양한 실시예에 따른 EMI 노이즈 저감 인쇄회로기판을 나타내는 평면도.


[0045] 도 27은 본 발명의 일 실시예에 따른 EMI 노이즈 저감 인쇄회로기판의 성능 테스트 과정을 나타내는 도면.




도면3




도면4




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15




도면16




도면17




도면18




도면19




도면20




도면21




도면22




도면23




도면24




도면25



도면26




도면27




도면28

방사되는 EMI noise



(a)

EMI noise가 차폐됨



(b)

