(19) 日本国特許庁(JP)

HO1L 23/532

(12)特許公報(B2)

(11) 特許番号

特許第4967207号

(P4967207)

(45) 発行日 平成24年7月4日 (2012.7.4)

(24) 登録日 平成24年4月13日 (2012.4.13)

- (51) Int. Cl.
 - FI (2006.01) HO1L 21/90 K
 - HO1L 21/768 (2006.01)

請求項の数 9 (全 20 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号	特願2001-254459 (P2001-254459) 平成13年8月24日 (2001. 8. 24) 特開2003-68846 (P2003-68846A)	(73) 特許権者	・000002185 ソニー株式会社 東京都港区港南1丁目7番1号
(43) 公開日	平成15年3月7日 (2003.3.7)	(74)代理人	100094053
審査請求日	平成20年7月22日 (2008.7.22)		弁理士 佐藤 隆久
		(72)発明者	榎本 容幸
			東京都品川区北品川6丁目7番35号 ソ
			二一株式会社内
		審査官	須賀 亮介
		(56) 参考文献	、特開2001-085517 (JP, A
)
			米国特許第06214719(US,B
			1)
			最終頁に続く

- (54) 【発明の名称】半導体装置の製造方法
- (57)【特許請求の範囲】
- 【請求項1】

第1の導電層上に第1の絶縁膜を形成する工程と、

- 前記第1の絶縁膜に、前記第1の導電層に達する孔を形成する工程と、
- 前記第1の絶縁膜上の一部と前記孔上に、配線パターンで犠牲膜を形成する工程と、
- 前記犠牲膜を被覆して化学気相成長によりフッ素を含有するシリコン酸化膜を形成し、

隣接する前記犠牲膜間の間隔が相対的に狭い部分で、前記間隔が相対的に広い部分に比較

して、<u>フッ素を高濃度で含有させて、前記間隔が相対的に狭い部分で、前記間隔が相対的</u>

- に広い部分に比較して、低誘電率である第2の絶縁膜を形成する工程と、
- 前記犠牲膜上の前記第2絶縁膜を除去する工程と、
- 前記犠牲膜を除去し、前記第2の絶縁膜に配線溝を形成する工程と、
- 前記配線溝内に配線を形成する工程とを有する
- 半導体装置の製造方法。
- 【請求項2】
- 前記第2の絶縁膜を形成する工程において、前記間隔が相対的に狭い部分の前記第2の 絶縁膜に、前記犠牲膜に接しない第1の空隙を形成する
- 請求項1に記載の半導体装置の製造方法。
- 【請求項3】

前記第2の絶縁膜を形成する工程において、前記間隔が相対的に広い部分の前記第2の 絶縁膜に、前記第1の空隙より小さく、かつ前記犠牲膜に接しない第2の空隙を形成する

(2)

請求項<u>2</u>に記載の半導体装置の製造方法。

【請求項4】

前記第2の絶縁膜を形成する工程において、前記間隔が相対的に広い部分の前記第2の 絶縁膜に、空隙を形成しない

請求項2に記載の半導体装置の製造方法。

【請求項5】

前記犠牲膜を形成する前に、前記孔内に導電体からなるプラグを形成する工程をさらに 有し、

前記配線を、前記プラグに電気的に接続するように形成する

請求項1~4のいずれかに記載の半導体装置の製造方法。

【請求項6】

前記配線を形成する工程は、前記配線溝内を埋め込むように、前記第2の絶縁膜上に配 線材料層を形成する工程と、

前記第2の絶縁膜が露出するまで、前記配線材料層の表面に化学的機械研磨を行う工程 とを含む

請求項1~5のいずれかに記載の半導体装置の製造方法。

【請求項7】

前記記線材料層を形成する工程において、前記配線溝を介して前記孔内にも配線材料を

埋め込む

請求項6に記載の半導体装置の製造方法。

【請求項8】

前記配線材料層を形成する工程は、電解めっき工程を含む

請求項6に記載の半導体装置の製造方法。

【請求項9】

前記第1の絶縁膜を形成後、前記犠牲膜を形成する前に、前記第1の絶縁膜と前記犠牲 膜との層間に、前記犠牲膜に対してエッチング速度を十分に遅くすることが可能であるエ ッチングストッパー層を形成する工程をさらに有する

請求項1~8のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に関し、特に、配線容量が小さく、配線遅延の 遅延時間が短い、より高速化された半導体装置およびその製造方法に関する。

【0002】

【従来の技術】

半導体装置の微細化・高集積化に伴い、配線が微細化され、配線ピッチが縮小されている 。これにより、配線抵抗および配線容量が増大するため、配線遅延の問題が顕在化してい る。配線遅延の解決策として、Cu等に代表される低抵抗配線材料や、SiOFやHSQ 等に代表される低誘電率材料の開発が進められている。

【 0 0 0 3 】

40

10

20

30

ここで、SiOFは高密度プラズマ化学気相成長(HDP CVD; high density plasm a chemical vapor deposition)により成膜されるフッ素ドープ酸化膜(以下、FSGとす る。)を指す。また、HSQは水素化シロキサン (hydrogen

silsesquioxane)を指す。

FSG膜の場合、従来のシリコン酸化膜にFを添加するのみで、層間絶縁膜を低誘電率化 できる。したがって、従来のプロセスに大幅な変更を加えずに、半導体装置に導入できる という利点がある。

【0004】

ー方、 C u 配線技術は既に実用化されており、従来、配線材料として広く用いられてきた A 1 に比較して C u の方がエレクトロマイグレーション耐性が高いという報告もある。

但し、Cuの微細配線を形成する場合は、A1配線を形成する場合のように、ドライエッ チングによる加工を行うことが難しい。A1配線は、下地となる絶縁膜上にA1層を形成 してから、下地の絶縁膜に対してA1層のエッチング選択比が高くなるようなエッチング ガスを用いて、A1層にドライエッチングを行うことにより形成される。 【0005】

それに対してuの場合は、下地の絶縁膜に対しててuが高いエッチング選択比でエッチン グされるようなエッチングガスが存在しない。したがって、Cu配線は、一般にダマシン (Damascene)法により形成される。

FSG膜を層間絶縁膜として、ダマシン法によりCuの埋め込み配線を形成する方法は、 例えば特開平11-186261号公報に開示されている。

【 0 0 0 6 】

以下、図18および図19を参照して、この方法を説明する。

まず、図18(a)に示すように、所定の素子等(不図示)が形成されたSi基板201 上に、下地酸化膜202、エッチングストッパー層となるSiN層203、および配線層 分離酸化膜204を順に堆積する。配線層分離酸化膜204としては、FSG膜が用いら れる。

[0007]

次に、図18(b)に示すように、リソグラフィー技術により配線層分離酸化膜204上 にレジスト(不図示)を形成し、レジストをマスクとして配線層分離酸化膜204にドラ イエッチングを行う。このとき、SiN層203がエッチングストッパー層となる。その 後、露出したSiN層203を、例えばホットリン酸を用いて除去する。これにより、配 線溝205が形成される。その後、レジストを除去する。

20

30

40

10

【 0 0 0 8 】

次に、図19(c)に示すように、配線溝205内および配線層分離酸化膜204上に、 バリアメタル層となるTaN層206を、例えばスパッタリングにより形成する。TaN 層206上にCuシード層207を、例えばスパッタリングにより形成する。Cuシード 層207は、バリアメタル層とCu配線との密着性を高める目的で設けられる。

さらに、電解めっき法により配線溝205内を埋め込むように、配線層分離酸化膜204 上にTaN層206とCuシード層207を介してCuめっき層208を形成する。

【 0 0 0 9 】

次に、図19(d)に示すように、化学的機械研磨(CMP;chemical mechanical poli shing)を行い、配線溝205内にのみCuめっき層208、Cuシード層207およびT aN層206を残す。これにより、Cuの埋め込み配線209が形成される。その後、ア ニールを施してCuの埋め込み配線中の不純物を除去したり、Cuのグレインサイズを大 きくして、さらに低抵抗化したりする。

[0010]

【発明が解決しようとする課題】

配線容量のほとんどは水平方向の配線間容量によって決定される。したがって、半導体装置の配線遅延を抑制するためには、配線間隔(配線スペース)が狭い部分での隣接配線間 容量を低減する必要がある。

[0011]

上記の従来の半導体装置の製造方法において、隣接配線間容量を低減する方法としては、 配線層分離酸化膜204であるFSG膜自体の誘電率を下げる方法がある。しかしながら 、FSG膜の誘電率を下げる目的で、FSG膜中のF濃度を高くすると、膜中の不安定な Fが増加して、FSG膜の吸湿性が高くなったり、FSG膜と金属層またはSiN層(エ ッチングストッパー層)との密着性が悪化したりする。

【0012】

前者の吸湿性の問題については、例えばSemiconductor World (1995) 12, p.167-169に記 載されている。

また、後者の密着性の悪化の問題については、例えば特開平8-321547号公報等に 50

記載されている。特に、FSG膜と金属層またはSiN層との密着性の悪化は、アニール 工程後に顕著となる。したがって、FSG膜の密着性の悪化は、FSG膜中の不安定なF が熱処理により拡散し、金属層またはSiN層との界面に偏析するのが一因と推定されて いる。

【0013】

本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、絶縁膜の吸湿 性の増加や密着性の悪化が防止されながら、配線間の絶縁膜が低誘電率化され、配線遅延 が抑制された半導体装置およびその製造方法を提供することを目的とする。

[0014]

【課題を解決するための手段】

上記の目的を達成するため、本発明の半導体装置は第1の導電層と、前記第1の導電層上 に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第 2の絶縁膜に配線パターンで形成された、前記第1の絶縁膜に達する配線溝と、前記配線 溝に埋め込まれた配線と、前記第1の導電層と前記配線とを接続するように、前記第1の 絶縁膜に形成された接続孔とを有する半導体装置であって、隣接する前記配線間の間隔が 相対的に狭い部分の前記第2の絶縁膜は、前記間隔が相対的に広い部分の前記第2の絶縁 膜に比較して低誘電率であることを特徴とする。

[0015]

好適には、前記第2の絶縁膜はフッ素を含有するシリコン酸化膜であり、前記間隔が相対 的に狭い部分の前記第2の絶縁膜は、前記間隔が相対的に広い部分の前記第2の絶縁膜に ²⁰ 比較して、フッ素を高濃度で含有する。

[0016]

あるいは、好適には、前記間隔が相対的に狭い部分の前記第2の絶縁膜は、前記配線に接 しない第1の空隙を有する。さらに好適には、前記間隔が相対的に広い部分の前記第2の 絶縁膜は、前記第1の空隙より小さく、かつ前記配線に接しない第2の空隙を有する。あ るいは、前記間隔が相対的に広い部分の前記第2の絶縁膜は、空隙をもたない。

【0017】

本発明の半導体装置は、好適には、前記配線溝と前記配線との間に、前記第1の絶縁膜お よび前記第2の絶縁膜の少なくとも一方と前記配線との反応を防止するバリアメタル層を さらに有する。

好適には、前記第1の導電層は半導体基板の一部を含む。

【 0 0 1 8 】

これにより、絶縁膜全体でフッ素濃度を高くしなくても、配線スペースの狭い部分の絶縁 膜を選択的に低誘電率化できる。したがって、狭い配線スペースでの配線間容量を低減し 、配線遅延を抑制することが可能となる。本発明の半導体装置によれば、絶縁膜全体でフ ッ素濃度を高くする必要がないことから、絶縁膜の吸湿性の増加や、密着性の悪化が防止 される。

【0019】

さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、前記第1の導電 層上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に、前記第1の導電層に達する 孔を形成する工程と、前記第1の絶縁膜上の一部と前記孔上に、配線パターンで犠牲膜を 形成する工程と、前記犠牲膜を被覆する第2の絶縁膜を形成する工程であって、隣接する 前記犠牲膜間の間隔が相対的に狭い部分で、前記間隔が相対的に広い部分に比較して、低 誘電率となるような前記第2の絶縁膜を形成する工程と、前記犠牲膜上の前記第2絶縁膜 を除去する工程と、前記犠牲膜を除去し、前記第2の絶縁膜に配線溝を形成する工程と、 前記配線溝内に配線を形成する工程とを有することを特徴とする。

[0020]

本発明の半導体装置の製造方法は、好適には、前記第2の絶縁膜を形成する工程は、化学 気相成長によりフッ素を含有するシリコン酸化膜を形成する工程を含み、前記間隔が相対 的に狭い部分で、前記間隔が相対的に広い部分に比較して、前記第2の絶縁膜にフッ素を

10

30

50

高濃度で含有させる。

【0021】

あるいは、好適には、前記第2の絶縁膜を形成する工程において、前記間隔が相対的に狭 い部分の前記第2の絶縁膜に、前記犠牲膜に接しない第1の空隙を形成する。

さらに好適には、前記第2の絶縁膜を形成する工程において、前記間隔が相対的に広い部 分の前記第2の絶縁膜に、前記第1の空隙より小さく、かつ前記犠牲膜に接しない第2の 空隙を形成する。あるいは、前記第2の絶縁膜を形成する工程において、前記間隔が相対 的に広い部分の前記第2の絶縁膜に、空隙を形成しない。

[0022]

本発明の半導体装置の製造方法は、好適には、前記犠牲膜を形成する前に、前記孔内に導 ¹⁰ 電体からなるプラグを形成する工程をさらに有し、前記配線を、前記プラグに電気的に接 続するように形成する。

好適には、前記配線を形成する工程は、前記配線溝内を埋め込むように、前記第2の絶縁 膜上に配線材料層を形成する工程と、前記第2の絶縁膜が露出するまで、前記配線材料層 の表面に化学的機械研磨を行う工程とを含む。

好適には、前記配線材料層を形成する工程において、前記配線溝を介して前記孔内にも配線材料を埋め込む。

【 0 0 2 3 】

好適には、前記配線材料層を形成する工程は、電解めっき工程を含む。

本発明の半導体装置の製造方法は、好適には、前記第1の絶縁膜を形成後、前記犠牲膜を 20 形成する前に、前記第1の絶縁膜と前記犠牲膜との層間に、前記犠牲膜に対してエッチン グ速度を十分に遅くすることが可能であるエッチングストッパー層を形成する工程をさら に有する。

【0024】

これにより、狭い配線スペースでの配線間容量が低減された半導体装置を製造することが 可能となる。本発明の半導体装置の製造方法によれば、配線スペースに応じて、配線間の 絶縁膜を低誘電率化することができる。

【0025】

【発明の実施の形態】

以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して ³⁰ 説明する。

本発明の半導体装置の製造方法によれば、配線の加工後に、配線を被覆するようにFSG 膜を形成した場合、配線スペースに応じて配線間の比誘電率 が変化することを利用して 、特に配線スペースが狭い部分での配線容量を低減させることができる。

[0026]

図1は、配線容量の配線スペース依存性を示す。従来のA1配線のプロセスにおいて、A 1配線上にHDPによりFSG膜を形成する場合、配線スペースが狭くなるほど、配線間 の比誘電率 が低下することが確認されている。

配線間のFSG膜の比誘電率 を直接的に求めるのは困難であるため、配線間部の配線容 量を測定し、実測値を配線スペースに対してプロットした。図1の実線は、実測値のプロ ⁴⁰ ットをフィッティングした曲線である。

【 0 0 2 7 】

一方、点線の曲線は、シミュレーション結果を示し、同一の配線スペースでの配線容量が小さい方から、順に = 3 . 1、 = 3 . 3、 = 3 . 5、 = 3 . 7のときに対応する。
配線容量の実測値とシミュレーション結果とを比較することにより、配線間部の比誘電率
を間接的に算出した。

【0028】

図1に示すように、配線スペースがほぼ0.3µm以上の場合は、配線容量の実測値が、 シミュレーションでの3.5 3.7に対応する配線容量の範囲に分布している。それに対し、配線スペースがほぼ0.25µmの場合には、配線容量の実測値が、シミュレ ーションでの3.3 3.5に対応する配線容量の範囲に概ね分布している。 【0029】

以上のように、配線スペースが狭くなると、配線間の比誘電率 は低下する。これは、配線スペースが狭くなるほど、CVDの過程で配線間に入射するイオン、特にO⁺ の量が少なくなり、酸化反応が進行しにくくなって、FSG膜中に取り込まれるFの量が増加するためと考えられている。

【 0 0 3 0 】

また、埋め込み性の観点からは、配線スペースが狭くなると、図2に示すように、ステッ プカバレージが不足して、配線101間の絶縁膜102に空隙(ボイド)103が発生し やすくなる。このようなボイド103の存在によっても、配線間の比誘電率 を低下させ ることができる。ボイド103の大きさや形状は、例えば、絶縁膜102をへき開して走 査電子顕微鏡で観察することにより確認できる。なお、図2において、導電層104は配 線または半導体基板のいずれでもよい。

[0031]

(実施形態1)

本実施形態の半導体装置の製造方法によれば、Cu配線が形成される部分に、予め犠牲膜 (以下、ダミー配線とする。)を形成してからFSG膜を形成し、ダミー配線を除去する ことにより配線溝を形成する。これにより、埋め込み配線を形成する場合にも、配線スペ ースに応じてFSG膜の比誘電率 を変化させることが可能となる。

[0032]

図3(a)は、本実施形態の半導体装置のCu 配線部分の断面図である。図3(a)に示 すように、所定の素子等(不図示)が形成されたSi基板111上に、下地酸化膜112 が形成されている。下地酸化膜112上に配線層分離酸化膜113としてFSG膜が形成 されている。配線層分離酸化膜113に配線溝114が形成されている。配線溝114内 には、TaN層115とCuシード層116を介してCu配線117が形成されている。 【0033】

図3(a)に示す半導体装置において、配線スペースA~CではAが最も狭く、Cが最も 広い。最も狭い配線スペースAの比誘電率 が最も低く、比誘電率 はB、Cの順に高く なる。これにより、狭い配線スペースでの配線間容量が選択的に低減され、配線遅延が抑 制される。本実施形態の半導体装置によれば、FSG膜全体でフッ素濃度を高くする必要 がなく、FSG膜の吸湿性の増加や、密着性の悪化が防止される。

30

10

20

以下、図3(a)に示す埋め込み配線の形成方法を説明する。

まず、図3(b)に示すように、Si基板111上に、例えばCVDにより下地酸化膜1 12を形成する。その上層に、ダミー配線となるA1層121を、例えばスパッタリング により膜厚400nmで形成する。A1層121の上層にTiN層122を、例えばスパ ッタリングにより膜厚25nmで形成する。その上層に、SiON層123を例えばCV Dにより膜厚30nmで形成する。

[0035]

[0034]

SiON層123はダミー配線を加工するためのエッチングマスクとなるレジストを、リ 40 ソグラフィエ程により形成する際に、反射防止膜として用いられる。反射防止膜を設ける ことにより、露光の際の反射光あるいはそれらの干渉によるパターンの歪みやずれが防止 される。

[0036]

T i N 層 1 2 2 は、A 1 層 1 2 1 と S i O N 層 1 2 3 との密着性を改善する目的で設けられる。

S i O N 層 1 2 3 および T i N 層 1 2 2 は、リソグラフィエ程においてパターンの形成を 容易とし、またパターンを高精度に形成する目的で設けられるが、必ずしも設ける必要は ない。

[0037]

次に、図4(c)に示すように、リソグラフィー技術によりSiON層123上にレジスト(不図示)を形成し、レジストをマスクとしてSiON層123、TiN層122およびA1層121にドライエッチングを行う。これにより、ダミー配線124が形成される。その後、レジストを除去する。

(7)

【 0 0 3 8 】

次に、図4(d)に示すように、ダミー配線124上にHDPにより配線層分離酸化膜1 13として、FSG膜を形成する。このとき、配線間のFSG膜の膜厚は、ダミー配線1 24の高さよりも大きくすることが望ましい。本実施形態においては、FSG膜を膜厚5 00nmで堆積させた。

FSG膜の成膜条件は、圧力を4mTorr、SiF₄ 流量を26sccm、SiH₄ 流 ¹⁰ 量を40sccm、O₂ 流量を120sccm、Arガス流量を65sccm、ICPパ ワーを4000W、バイアスパワーを2200Wとした。

【 0 0 3 9 】

次に、図5(e)に示すように、CMPを行い、ダミー配線124上に形成されたFSG 膜を除去し、ダミー配線124の表面を露出させる。ダミー配線124の表面が露出した 時点でCMPを終了することにより、平坦な表面が得られる。

【0040】

次に、図5(f)に示すように、ダミー配線124を構成するSiON層123とTiN 層122を、プラズマエッチングにより除去する。このエッチングには、エッチングガス として例えばCF4とO2を用いる。さらに、ダミー配線124のA1層121を、リン 酸を用いたウェットエッチングにより除去する。以上のようにしてダミー配線124を除 去することにより、配線層分離酸化膜113に配線溝114が形成される。

[0041]

次に、図6(g)に示すように、配線溝114内および配線層分離酸化膜113上に、バ リアメタル層となるTaN層115を、例えばスパッタリングにより膜厚25nmで形成 する。TaN層115上にCuシード層116を、例えばスパッタリングにより膜厚10 0nmで形成する。Cuシード層116は、バリアメタル層とCu配線との密着性を高め る目的で設けられる。

【0042】

さらに、電解めっき法により配線溝114内を埋め込むように、配線層分離酸化膜113 30 上にTaN層115とCuシード層116を介してCuめっき層125を形成する。Cu めっき層125は、例えば配線層分離酸化膜113上での膜厚が1000nm程度となる ように、厚く形成する。

[0043]

その後、図3(a)に示すように、CMPを行い、配線溝114内にのみCuめっき層1 25、Cuシード層116およびTaN層115を残す。これにより、Cuの埋め込み配 線117が形成される。その後、アニールを施してCuの埋め込み配線中の不純物を除去 したり、Cuのグレインサイズを大きくして、さらに低抵抗化したりする。

[0044]

上記の本実施形態においては、配線層分離酸化膜113として、最も広い配線スペースC 40 での比誘電率 が3.7のFSG膜を用いたが、図1に示す実験結果と同様に、配線スペ ースが狭くなるほど、配線間部の比誘電率 は低下した。

具体的には、配線スペース0.35µmのとき、配線間部の比誘電率 は3.7であった が、配線スペース0.28µmのとき、比誘電率 は3.5となった。さらに、配線スペ ースが0.24µmに縮小されると、比誘電率 は3.4となり、配線スペースが0.2 2µmに縮小されると、比誘電率 は3.3となった。

【 0 0 4 5 】

なお、上記の本実施形態においては、ダミー配線124としてAlを使用したが、ダミー 配線は必ずしも金属である必要はない。下地酸化膜112に対して高いエッチング選択比 で加工できる材料であれば、金属以外の材料も使用できる。例えば、SOG(spin-ongl

(8)

ass) 膜やカーボン膜等を用いてダミー配線を形成することも可能である。

[0046]

ダミー配線としてSOG膜を利用する場合、例えばフッ酸(HF)に対するSOG膜と下 地酸化膜112とのエッチング速度の比を利用して、SOG膜を選択的に除去できる。あ るいは、02 プラズマ処理により下地酸化膜112に対してSOG膜のみ選択的に除去す ることもできる。

また、ダミー配線としてカーボン膜を利用する場合、例えば〇。プラズマ処理により下地 酸化膜112に対してカーボン膜のみ選択的に除去できる。

[0047]

10 但し、SOG膜やカーボン膜を用いる場合は、ダミー配線を加工するためのレジストを除 去する際にアッシングを行うと、ダミー配線が0。プラズマにより損傷を受けることがあ る。このような場合は、ダミー配線が損傷を受けにくいようなアッシング条件を適宜選択 する。例えば、SOG膜を用いてダミー配線を形成した後、レジストを除去する場合は、 アッシングを圧力150mTorr、〇。ガス流量60sccm、RFパワー500Wで 行う。

[0048]

また、上記の本実施形態においては、Cu配線117のバリアメタル層としてTaN層1 15を用いるが、TaN以外にTa、TiN、WN等を用いることもできる。

なお、上記の本実施形態においては、 S i 基板 1 1 1 に形成された素子等と C u 配線 1 1 7とを接続する接続孔は図示していないが、このような接続孔は、ダミー配線124を形 成する前に下地酸化膜112に形成され、金属層(プラグ)で埋め込まれる。したがって 、ダミー配線124を形成する際には、接続孔内のプラグは原則として露出している。

20

40

[0049](実施形態2)

上記の実施形態1によれば、ダミー配線124を除去する際に、ダミー配線124の下部 に形成された接続孔内のプラグも除去される可能性がある。それに対し、本実施形態の半 導体装置の製造方法によれば、ダミー配線124のみ選択的に除去され、下地に形成され た接続孔内のプラグは除去されない。

[0050]

30 図7(a)は、本実施形態の半導体装置のCu配線部分の断面図である。図7(a)に示 すように、所定の素子等(不図示)が形成された S i 基板 1 1 1 上に、下地酸化膜 1 1 2 が形成されている。下地酸化膜112には、Si基板111上の素子等と上層のCu配線 1 1 7 とを接続する接続孔 1 3 1 が形成されている。接続孔 1 3 1 内には金属等の導体か らなるプラグ132が形成されている。

[0051]

下地酸化膜112上に、SiN層133を介して配線層分離酸化膜113が形成されてい る。SiN層133は、ダミー配線を除去する際のエッチングストッパー層として用いら れる。配線層分離酸化膜113としてはFSG膜が用いられる。配線層分離酸化膜113 に配線溝114が形成されている。配線溝114内には、TaN層115とCuシード層 を介してCu配線117が形成されている。

[0052]

図7(a)に示す半導体装置においても、実施形態1と同様に、最も狭い配線スペースA の比誘電率 が最も低く、比誘電率 はB、Cの順に高くなる。これにより、狭い配線ス ペースでの配線間容量が選択的に低減され、配線遅延が抑制される。本実施形態の半導体 装置によれば、FSG膜全体でフッ素濃度を高くする必要がなく、FSG膜の吸湿性の増 加や、密着性の悪化が防止される。

[0053]

以下、図7(a)に示す埋め込み配線の形成方法を説明する。

まず、図7(b)に示すように、Si基板111上に、例えばCVDにより下地酸化膜1 12を形成する。リソグラフィー技術により下地酸化膜112上にレジスト(不図示)を 50

り、接続孔131が形成される。その後、レジストを除去する。 さらに、接続孔131内を埋め込むように、下地酸化膜112上に例えばタングステン等 の金属層を形成する。その後、例えばCMPを行って、接続孔131内にプラグ132を 形成する。プラグ132の材料としてはCuやポリシリコン等を用いることもできる。 [0054]次に、図8(c)に示すように、下地酸化膜112上に、エッチングストッパー層となる S i N 層 1 3 3 を、例えば C V D により 膜厚 5 0 n m で 形成 する。 S i N 層 1 3 3 の 上層 に、ダミー配線となるA1層121を、例えばスパッタリングにより膜厚400nmで形 成する。 [0055]A1層121の上層にTiN層122を、例えばスパッタリングにより膜厚25nmで形 成する。その上層に、SiON層123を例えばCVDにより膜厚30nmで形成する。 実施形態1と同様に、SiON層123は反射防止膜として用いられ、TiN層122は A 1 層 1 2 1 と S i O N 層 1 2 3 との密着性を改善する目的で設けられる。 [0056]次に、図8(d)に示すように、リソグラフィー技術によりSiON層123上にレジス ト(不図示)を形成し、レジストをマスクとしてSiON層123、TiN層122およ びA1層121にドライエッチングを行う。これにより、ダミー配線124が形成される 。その後、レジストを除去する。 [0057]次に、図9(e)に示すように、実施形態1と同様に、ダミー配線124上に配線層分離 酸化膜113としてFSG膜を形成してから、CMPを行い、ダミー配線124の表面を 露出させる。FSG膜の膜厚や成膜条件は、実施形態1と同様としてよい。 [0058]次に、図9(f)に示すように、ダミー配線124を構成するSiON層123、TiN 層122およびA1層121を、プラズマエッチングにより除去する。このエッチングに は、エッチングガスとして例えばCF4 とO2 を用いる。このとき、エッチングストッパ ー層としてSiN層133が形成されていることにより、接続孔131内のプラグ132 はエッチングされない。 [0059] 次に、図10(g)に示すように、露出したSiN層133を、リン酸を用いたウェット エッチングにより除去する。このとき、SiN層133は下地のプラグ132に対して十 分に高いエッチング選択比でエッチングされるため、プラグ132はエッチングされない 。以上のようにして、配線層分離酸化膜113に配線溝114が形成される。 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$ 次に、図10(h)に示すように、実施形態1と同様に、配線溝114内および配線層分 離酸化膜113上に、バリアメタル層となるTaN層115を、例えばスパッタリングに より膜厚25nmで形成する。続いて、TaN層115上にCuシード層116を、例え ばスパッタリングにより膜厚100nmで形成する。 [0061]さらに、電解めっき法により配線溝114内を埋め込むように、配線層分離酸化膜113 上にTaN層115とCuシード層116を介してCuめっき層125を形成する。Cu めっき 層 1 2 5 は、 例えば配線 層分離酸化膜 1 1 3 上での膜厚が 1 0 0 0 n m 程度となる ように、厚く形成する。 [0062] 次に、図7(a)に示すように、CMPを行い、配線溝114内にのみCuめっき層12 5、Cuシード層116およびTaN層115を残す。これにより、Cuの埋め込み配線

117が形成される。その後、アニールを施してCuの埋め込み配線中の不純物を除去し

たり、Cuのグレインサイズを大きくして、さらに低抵抗化したりする。

20

10

30

40

50

形成し、レジストをマスクとして下地酸化膜112にドライエッチングを行う。これによ

(10)

上記の本実施形態の半導体装置の製造方法によれば、ダミー配線を除去する際に、下層の プラグがエッチングにより損傷を受けるのを防止できる。 [0063](実施形態3) 図11(a)は、本実施形態の半導体装置のCu配線部分の断面図である。図11(a) に示すように、所定の素子等(不図示)が形成された S i 基板 1 1 1 上に、下地酸化膜 1 12が形成されている。下地酸化膜112上に配線層分離酸化膜113としてNSG(no n-doped silicate glass) 膜が形成されている。配線層分離酸化膜113に配線溝114 が形成されている。配線溝114内には、TaN層115とCuシード層を介してCu配 線117が形成されている。 [0064]本実施形態の半導体装置においては、配線スペースに応じた大きさのボイド103が、配 線層分離酸化膜113に形成される。例えば、配線スペースAは配線スペースBより狭い ため、配線スペースAに形成されるボイド103の方が大きい。一方、配線スペースA、 Bよりも広い配線スペースCでは、配線層分離酸化膜113にボイドが形成されない。 以上のように、配線スペースが狭くなるほど、形成されるボイド103が大きくなり、こ れに伴って配線層分離酸化膜113の比誘電率 が低くなる。したがって、狭い配線スペ ースでの配線間容量が低減され、配線遅延が抑制される。 [0065]以下、図11(a)に示す埋め込み配線の形成方法を説明する。 まず、実施形態1と同様に、図4(c)に示すように、下地酸化膜112上にダミー配線 124を形成する。 次に、図11(b)に示すように、ダミー配線124上にHDPにより配線層分離酸化膜 113として、NSG膜を形成する。 [0066]本実施形態において、配線層分離酸化膜113としてFSG膜を使用することも可能であ るが、一般にFSG膜はNSG膜に比較すると埋め込み性が良好であるため、ボイド10 3が発生しにくい。これは、FSG膜を形成する場合、高密度プラズマ雰囲気でフッ素ラ ジカルが生成し、フッ素ラジカルがエッチングに寄与することと関係する。 [0067]NSG膜等の配線層分離酸化膜113を形成する際には、狭い配線スペースほど大きなボ イド103が発生し、広い配線スペースにはボイドが形成されないように、成膜条件を設 定する。ボイド103の上端は、ダミー配線124の上端より低い位置となるようにする 。また、ボイド103とダミー配線124の側面とが接しないようにする。 [0068]配線間のNSG膜の膜厚は、ダミー配線124の高さよりも大きくすることが望ましい。 本実施形態においては、NSG膜を膜厚500nmで堆積させた。 NSG膜の成膜条件は、圧力を10mTorr、SiH₄流量を170sccm、O。流 量を300sccm、Arガス流量を120sccm、ICPパワーを4000W、バイ アスパワーを2500Wとした。 [0069] これにより、例えば配線スペースが0.2µmの箇所で、断面が底辺0.1µm、高さ0 .25µm程度の二等辺三角形状となるようなボイド103が形成された。ボイド103 の頂点(上端)は、ダミー配線124の上端から0.1µm程度、低い位置となった。 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$ 次に、図12(c)に示すように、CMPを行い、ダミー配線124上に形成されたNS G膜を除去し、ダミー配線124の表面を露出させる。ダミー配線124の表面が露出し た時点でCMPを終了することにより、平坦な表面が得られる。 [0071]次に、図12(d)に示すように、ダミー配線124を構成するSiON層123とTi

10

20

30

40

10

20

30

N層122を、プラズマエッチングにより除去する。このエッチングには、エッチングガ スとして例えばCF₄とO₂を用いる。さらに、ダミー配線124のA1層121を、例 えばリン酸を用いたウエットエッチングにより除去する。以上のようにしてダミー配線1 24を除去することにより、配線層分離酸化膜113に配線溝114が形成される。 【0072】

次に、 図 1 3 (e) に示すように、実施形態 1 と同様に、配線溝 1 1 4 内および配線層分 離酸化膜 1 1 3 上に、バリアメタル層となる T a N 層 1 1 5 を、例えばスパッタリングに より膜厚 2 5 n m で形成する。続いて、 T a N 層 1 1 5 上に C u シード層 1 1 6 を、例え ばスパッタリングにより膜厚 1 0 0 n m で形成する。

【0073】

さらに、電解めっき法により配線溝114内を埋め込むように、配線層分離酸化膜113 上にTaN層115とCuシード層116を介してCuめっき層125を形成する。Cu めっき層125は、例えば配線層分離酸化膜113上での膜厚が1000nm程度となる ように、厚く形成する。

【0074】

その後、図11(a)に示すように、CMPを行い、配線溝114内にのみCuめっき層 125、Cuシード層116およびTaN層115を残す。これにより、Cuの埋め込み 配線117が形成される。その後、アニールを施してCuの埋め込み配線中の不純物を除 去したり、Cuのグレインサイズを大きくして、さらに低抵抗化したりする。

【0075】

上記の本実施形態において、ボイド103の上端が、ダミー配線124の上端より高い位置となった場合には、図12(c)に示す工程で、ダミー配線124が露出するまでNSG膜にCMPを行う工程で、ボイド103がNSG膜の表面に露出する。したがって、配線溝114にCuめっき層125を埋め込む工程(図13(e)参照)で、ボイド103内にも配線が埋め込まれることになる。

[0076]

また、ボイド103とダミー配線124の側面とが接した場合は、ダミー配線124を除 去すると、ボイド103が配線溝114に接続する。したがって、配線溝114にCuめ っき層125を埋め込む工程で、ボイド103内にも配線が埋め込まれ、配線が局所的に 太くなるという問題が起こる。

【 0 0 7 7 】

上記の本実施形態の半導体装置の製造方法によっても、配線スペースに応じて配線層分離 酸化膜113の比誘電率 を変化させ、狭い配線スペースでの配線間容量を低減させるこ とができる。例えば、配線層分離酸化膜113として、ボイドのない広い配線スペースC (配線スペース0.4µm)での比誘電率 が4.3であるNSG膜を用いた場合には、 最も狭い配線スペースA(配線スペース0.2µm)での比誘電率 が3.2となった。 これにより、狭い配線スペースでの配線間容量が低減され、配線遅延が抑制される。

【0078】

(実施形態4)

上記の実施形態1~3においては、配線溝114内にのみCu配線117が形成され、下 ⁴⁰ 地酸化膜112の接続孔131内には、Cu配線117とは別にプラグ132が形成され る。それに対し、本実施形態においては、下地酸化膜112の接続孔131と上層の配線 溝114内に、同一の工程で埋め込み配線を形成する。

【0079】

図14(a)は、本実施形態の半導体装置のCu配線部分の断面図である。図14(a) に示すように、所定の素子等(不図示)が形成されたSi基板111上に、下地酸化膜1 12が形成されている。下地酸化膜112には、Si基板111上の素子等と上層のCu 配線117とを接続する接続孔131が形成されている。

下地酸化膜112上に配線層分離酸化膜113としてFSG膜が形成されている。配線層 50

(11)

10

20

30

40

分離酸化膜113に配線溝114が形成されている。配線溝114およびそれに接続する 接続孔131内に、TaN層115とCuシード層を介してCu配線117が形成されて いる。

【0081】

図14(a)に示す半導体装置においても、実施形態1と同様に、最も狭い配線スペース Aの比誘電率 が最も低く、比誘電率 はB、Cの順に高くなる。これにより、狭い配線 スペースでの配線間容量が選択的に低減され、配線遅延が抑制される。本実施形態の半導 体装置によれば、FSG膜全体でフッ素濃度を高くする必要がなく、FSG膜の吸湿性の 増加や、密着性の悪化が防止される。

[0082]

以下、図14(a)に示す埋め込み配線の形成方法を説明する。

まず、図14(b)に示すように、Si基板111上に、例えばCVDにより下地酸化膜 112を形成する。リソグラフィー技術により下地酸化膜112上にレジスト(不図示) を形成し、レジストをマスクとして下地酸化膜112にドライエッチングを行う。これに より、接続孔131が形成される。その後、レジストを除去する。

[0083]

次に、図15(c)に示すように、下地酸化膜112上にダミー配線となるSOG膜14 1を形成する。SOG膜141は所望のCu配線117の高さと同等の膜厚で形成する。 本実施形態においては、下地酸化膜112上でのSOG膜141の膜厚が450nmとな るように、シリケートガラスを塗布した。

[0084]

次に、図15(d)に示すように、リソグラフィー技術によりSOG膜141上にレジスト(不図示)を形成し、レジストをマスクとしてSOG膜141にドライエッチングを行う。これにより、ダミー配線124が形成される。その後、レジストを除去する。アッシングによりレジストを除去する場合、前述したように、O2 プラズマによりダミー配線が損傷を受けるのを防ぐため、アッシング条件を適宜選択する。

【0085】

次に、図16(e)に示すように、ダミー配線124上に配線層分離酸化膜113として FSG膜を、例えば膜厚500nmで形成する。FSG膜の膜厚や成膜条件は、実施形態 1と同様としてよい。

【0086】

次に、図16(f)に示すように、CMPを行い、ダミー配線124上に形成されたFS G膜を除去し、ダミー配線124の表面を露出させる。ダミー配線124の表面が露出し た時点でCMPを終了することにより、平坦な表面が得られる。CMPの後処理としてH Fを用いた洗浄を行うと、ダミー配線124であるSOG膜がある程度エッチングされる が、続く工程でダミー配線124を除去するため、問題はない。

【 0 0 8 7 】

次に、図17(g)に示すように、ダミー配線124であるSOG膜を、HFを用いたウ ェットエッチングにより除去する。これにより、接続孔131に接続する配線溝114が 形成される。このウェットエッチングにおいて、FSG膜からなる配線層分離酸化膜11 3と下地酸化膜112もわずかにエッチングされるが、これらの部分でのエッチング速度 は、SOG膜におけるエッチング速度に比較して十分に小さい。したがって、エッチング 時間を適切に制限すれば、配線層分離酸化膜113と下地酸化膜112のエッチング量を 最小限に抑え、配線溝114や接続孔131が広がるのを防止することができる。

【 0 0 8 8 】

次に、図17(h)に示すように、配線溝114内、接続孔131内および配線層分離酸 化膜113上に、バリアメタル層となるTaN層115を、例えばスパッタリングにより 膜厚25nmで形成する。続いて、TaN層115上にCuシード層116を、例えばス パッタリングにより膜厚100nmで形成する。

[0089]

(13)

さらに、電解めっき法により配線溝114内および接続孔131内を埋め込むように、配 線層分離酸化膜113上にTaN層115とCuシード層116を介してCuめっき層1 25を形成する。Cuめっき層125は、例えば配線層分離酸化膜113上での膜厚が1 000nm程度となるように、厚く形成する。 [0090]その後、図14(a)に示すように、配線層分離酸化膜113が露出するまでСМРを行 い、配線溝114内および接続孔131内にのみCuめっき層125、Cuシード層11 6 および T a N 層 1 1 5 を残す。これにより、 C u の埋め込み配線 1 1 7 が形成される。 その後、アニールを施してCuの埋め込み配線中の不純物を除去したり、Cuのグレイン サイズを大きくして、さらに低抵抗化したりする。 [0091]上記の本実施形態の半導体装置の製造方法によれば、実施形態1および2と同様に、ダミ ー配線124を形成することにより、相対的に狭い配線スペースで配線層分離酸化膜11 3の比誘電率 を下げ、配線間容量を低減して、配線遅延を抑制することができる。 [0092]なお、上記の本実施形態において、ダミー配線としてSOG膜のかわりにA1層を用いる こともできる。A1層を用いた場合、ステップカバレージが不足して接続孔131内を埋 め込むことはできないが、ダミー配線は除去され、接続孔131内は最終的にCu配線1 17によって埋め込まれるため問題はない。 [0093]但し、ダミー配線としてA1層を用いた場合に、ダミー配線を加工するためのリソグラフ ィエ程で合わせずれが起こると、接続孔131上の一部でA1層がエッチングされる可能 性がある。この場合、接続孔131が露出し、接続孔131がエッチングにより損傷を受 ける可能性がある。 [0094]したがって、接続孔131内を例えばSOG膜で埋め込んでから、その上層にダミー配線 となるA1層を形成してもよい。これにより、接続孔131がエッチングの間、保護され る。接続孔131内のSOG膜は、配線溝114内および接続孔131内に埋め込み配線 を形成する前に、例えばHFを用いて除去すればよい。 [0095]上記の本発明の実施形態の半導体装置によれば、配線スペースの狭い箇所で選択的に絶縁 膜の比誘電率 が低くなり、配線間容量が低減される。したがって、配線遅延が抑制され 、半導体装置が高速化される。 上記の本発明の実施形態の半導体装置の製造方法によれば、層間絶縁膜の吸湿性の増加や 密着性の悪化を防止しながら、配線スペースの狭い箇所の絶縁膜を選択的に低誘電率化す ることができる。 [0096]本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。例え ば、上記の実施形態においては、Si基板111上に単層のCu配線117が形成される 例を示したが、Si基板111は、Si基板111上に形成された配線層に置き換えるこ ともできる。また、上記の実施形態のプロセスを繰り返すことにより、多層の埋め込み配 線を形成することもできる。 その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。 [0097]【発明の効果】 本発明の半導体装置によれば、絶縁膜の吸湿性の増加や密着性の悪化が防止されながら、 配線間の絶縁膜が低誘電率化され、配線遅延が抑制される。 本発明の半導体装置の製造方法によれば、配線スペースの狭い部分で配線間容量を低減さ せることが可能となる。 【図面の簡単な説明】

50

20

30

40

【図1】図1は本発明の半導体装置の実施形態に係り、配線間にFSG膜を形成した場合 の配線スペースと配線容量との関係を示す図である。 【図2】図2は本発明の半導体装置の配線間に形成されるボイドを表す模式図である。 【図3】図3(a)は本発明の実施形態1に係る半導体装置の配線部分の断面図であり、 図3(b)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す断面図で ある。 【図4】図4(c)および(d)は本発明の実施形態1に係る半導体装置の製造方法の製 造工程を示す断面図である。 【図5】図5(e)および(f)は本発明の実施形態1に係る半導体装置の製造方法の製 10 造工程を示す断面図である。 【図6】図6(g)は本発明の実施形態1に係る半導体装置の製造方法の製造工程を示す 断面図である。 【図7】図7(a)は本発明の実施形態2に係る半導体装置の配線部分の断面図であり、 図7(b)は本発明の実施形態2に係る半導体装置の製造方法の製造工程を示す断面図で ある。 【図8】図8(c)および(d)は本発明の実施形態2に係る半導体装置の製造方法の製 造工程を示す断面図である。 【図9】図9(e)および(f)は本発明の実施形態2に係る半導体装置の製造方法の製 造工程を示す断面図である。 20 【図10】図10(g)および(h)は本発明の実施形態2に係る半導体装置の製造方法 の製造工程を示す断面図である。 【図11】図11(a)は本発明の実施形態3に係る半導体装置の配線部分の断面図であ り、図11(b)は本発明の実施形態3に係る半導体装置の製造方法の製造工程を示す断 面図である。 【図12】図12(c)および(d)は本発明の実施形態3に係る半導体装置の製造方法 の製造工程を示す断面図である。 【図13】図13(e)は本発明の実施形態3に係る半導体装置の製造方法の製造工程を 示す断面図である。 【図14】図14(a)は本発明の実施形態4に係る半導体装置の配線部分の断面図であ 30 り、図14(b)は本発明の実施形態4に係る半導体装置の製造方法の製造工程を示す断 面図である。 【図15】図15(c)および(d)は本発明の実施形態4に係る半導体装置の製造方法 の製造工程を示す断面図である。 【図16】図16(e)および(f)は本発明の実施形態4に係る半導体装置の製造方法 の製造工程を示す断面図である。 【図17】図17(g)および(h)は本発明の実施形態4に係る半導体装置の製造方法 の製造工程を示す断面図である。 【図18】図18(a)および(b)は従来の半導体装置の製造方法の製造工程を示す断 面図である。 40 【図19】図19(c)および(d)は従来の半導体装置の製造方法の製造工程を示す断 面図である。 【符号の説明】 101…配線、102…絶縁膜、103…ボイド、104…導電層、111…Si基板、 1 1 2 … 下地酸化膜、 1 1 3 … 配線層分離酸化膜、 1 1 4 … 配線溝、 1 1 5 … T a N 層、 1 1 6 … C u シード層、1 1 7 … C u 配線、1 2 1 … A 1 層、1 2 2 … T i N 層、1 2 3 ... S i O N 層、 1 2 4 ... ダミー配線、 1 2 5 ... C u めっき層、 1 3 1 ... 接続孔、 1 3 2 ... プラグ、133…SiN層、141…SOG膜、201…Si基板、202…下地酸化膜 、 2 0 3 … S i N 層、 2 0 4 … 配 線 層 分 離 酸 化 膜 、 2 0 5 … 配 線 溝 、 2 0 6 … T a N 層 、 207…Cuシード層、208…Cuめっき層、209…Cu配線。

【図1】





【図3】

(a)



【図4】



(b)







(e)

【図6】





(f)





【図7】

(b)













(e)



(f)



【図10】



(h)



【図11】









(b)







【図13】

(e)



【図14】



(b)



【図15】



(f)

(c)













(g)





【図18】





【図19】



(d)



フロントページの続き

(58)調査した分野(Int.Cl., DB名)

H01L 21/28-21/288 H01L 21/3205 H01L 21/3213 H01L 21/44-21/445 H01L 21/768 H01L 23/52-23/522 H01L 29/40-29/49

H01L 29/872