

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5759115号  
(P5759115)

(45) 発行日 平成27年8月5日(2015.8.5)

(24) 登録日 平成27年6月12日(2015.6.12)

(51) Int. Cl. F I  
**B 8 1 B 7/02 (2006.01)** B 8 1 B 7/02  
**B 8 1 C 1/00 (2006.01)** B 8 1 C 1/00

請求項の数 6 外国語出願 (全 30 頁)

(21) 出願番号 特願2010-139573 (P2010-139573)  
 (22) 出願日 平成22年6月18日(2010.6.18)  
 (65) 公開番号 特開2011-16219 (P2011-16219A)  
 (43) 公開日 平成23年1月27日(2011.1.27)  
 審査請求日 平成25年6月3日(2013.6.3)  
 (31) 優先権主張番号 61/218, 258  
 (32) 優先日 平成21年6月18日(2009.6.18)  
 (33) 優先権主張国 米国 (US)

(73) 特許権者 591060898  
 アイメック  
 I M E C  
 ベルギー、ペー-3001ルーヴァン、カ  
 ペルドリーフ75番  
 (73) 特許権者 599098493  
 カトリーケ・ユニフェルシテイト・ルーヴ  
 アン  
 Katholieke Universi  
 teit Leuven  
 ベルギー、ペー-3000ルーヴァン、ワ  
 ーイストラート6番、ボックス5105、  
 カーユ-ルーヴァン・アール・アンド・  
 デイ

最終頁に続く

(54) 【発明の名称】 低コンタクト抵抗を有するMEMSデバイスの製造方法およびそれにより得られたデバイス

(57) 【特許請求の範囲】

【請求項1】

第1シリコンゲルマニウム層(5、8)の上に形成された誘電体スタック(6)の上に形成された第2シリコンゲルマニウム層(8、4)を含み、誘電体層スタックは第1シリコンゲルマニウム層(5、8)を露出させる開口部(11)を含むMEMSデバイス(1)であって、

界面層(14)は、少なくとも開口部(11)中の誘電体スタック(6)、および露出した第1シリコンゲルマニウム層(5、8)から、第2シリコンゲルマニウム層(8、4)層を分離し、

界面層(14)は、TiN層(18)、TiN(18)/Ti(17)層、Ta<sub>2</sub>N層(18)、およびTa<sub>2</sub>N(18)/Ta(17)層からなる組から選択されるMEMSデバイス。

【請求項2】

第2シリコンゲルマニウム層が開口部(11)を埋める請求項1に記載のMEMSデバイス。

【請求項3】

第1シリコンゲルマニウム層(5、8)の上に形成された誘電体スタック(6)の上に形成された第2シリコンゲルマニウム層(8、4)を含み、誘電体層スタックは第1シリコンゲルマニウム層(5、8)を露出させる開口部(11)を含むMEMSデバイス(1)であって、界面層(14)は、少なくとも開口部(11)中の誘電体スタック(6)、

10

20

および露出した第1シリコンゲルマニウム層(5、8)から、第2シリコンゲルマニウム層を分離するMEMSデバイスの製造方法であって、

第1シリコンゲルマニウム層(5、8)を提供する工程と、

第1シリコンゲルマニウム層(5、8)の上に誘電体スタック(6)を提供する工程と、

誘電体スタック(6)の中に開口部(11)を形成し、これにより第1シリコンゲルマニウム層(5、8)の一部を露出させる工程と、

開口部(11)の少なくとも側壁上と、第1シリコンゲルマニウム層(5、8)の露出した表面上とに界面層(14)を形成する工程であって、界面層(14)は、TiN層(18)、TiN(18)/Ti(17)層、Ta<sub>2</sub>N層(18)、およびTa<sub>2</sub>N(18)/Ta(17)層からなる組から選択される工程と、

少なくとも開口部(11)中に第2シリコンゲルマニウム層(8、4)を形成する工程と、を含む製造方法。

【請求項4】

ソフトスパッタエッチング工程は、開口部(11)が形成された後で、界面層(14)が形成される前に行われる請求項3に記載の方法。

【請求項5】

第2シリコンゲルマニウム層が開口部(11)を埋める請求項3に記載の方法。

【請求項6】

第2シリコンゲルマニウム層(8、4)は、界面層(14)を酸化雰囲気中に露出させること無く、界面層(14)の上に堆積される請求項3に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細は、マイクロエレクトロニクスメカニカルシステム(Micro-Electro-Mechanical System: MEMS)デバイスに関し、特に、シリコンゲルマニウム層を含むMEMSデバイスに関する。

【背景技術】

【0002】

マイクロエレクトロニクスメカニカルシステム(MEMS)では、機械構成部品、センサー、アクチュエータ、およびエレクトロニクスを、マイクロ作製技術を用いて共通のシリコン基板上に集積する。エレクトロニクスは、集積回路(IC)プロセスシーケンス(例えば、CMOS、バイポーラ、またはBICMOSプロセス)を用いて作製される一方、マイクロメカニカル部品は、シリコンウエハの一部を選択的にエッチングし、または新しい構造層を加えて機械的デバイスや電気機械的デバイスを形成する、互換性のある「マイクロマシニング(micromachining)」プロセスを用いて作製される。

【0003】

多結晶シリコンゲルマニウム(poly-SiGe)は、例えば一般には450より低い、低いCMOSと互換性のあるSiGe堆積温度のおかげで、モノリシックCMOS-MEMSの集積化が可能である。図1は、そのようなMEMS-CMOSモノリシック集積化の一例である。相互接続構造を通して、MEMSデバイスはCMOS基板の活性デバイスに、電氣的に接続される。

【0004】

SiGe層自身の機械的および電氣的な特性は集中的に研究されたが、MEMSデバイスとCMOS基板の間の電氣的接続は、極めて重要である。一般にはTiN/Al層のスタックからなる、多結晶SiGeとCMOSトップ金属層との間の低抵抗コンタクトは、低い相互接続の寄生抵抗を有する好結果のモノリシック集積化のために必要である。

【0005】

Eyoumらは、"Low-Resistance Silicon-Germanium Contact Technology for Modular Integration of MEMS with Electronics", Journal of Electrochemical Society, 151 (3)

10

20

30

40

50

J21-J25 (2004) で、C M O S トップ金属層と S i G e 層との間で低いコンタクト抵抗を達成する N i シリサイドプロセスを開示している。C M O S トップ金属層は、T i N キャップ層の上に薄いニッケル層を有するように修正された。このニッケル層の上の S i G e 層の堆積中に、基板が加熱されてニッケルゲルマノシリサイドを形成する。

【 0 0 0 6 】

しかしながら、ニッケルゲルマノシリサイドの形成は複雑で、高価なシリサイドプロセスを必要とする。また、これは、C M O S バックエンドプロセスフロー中の標準的なプロセスではない。更に、S i G e 形成温度は、ニッケルゲルマノシリサイドが形成できるように十分に高くなければならず、S i G e 堆積温度に下限を押し付ける。このアプローチでは、ニッケルゲルマノシリサイドの形成が S i G e 層の正確な組成と S i G e の堆積条件に関連する。Eyom の図 8 から、S i G e のより高い堆積温度での大きなコンタクトに対しても、コンタクト抵抗はまだ約 1 0 より高くなることが明らかである。

10

【 0 0 0 7 】

本明細は、S i G e 層と、C M O S トップ金属層または S i G e 層のような他の層との間の低いコンタクト抵抗を開示する。

【 0 0 0 8 】

本明細は、S i G e 層と、C M O S トップ金属層または S i G e 層のような他の層との間の低いコンタクト抵抗を開示し、これにより、このコンタクト抵抗は小さな標準偏差を示す。

【 0 0 0 9 】

20

本明細は、S i G e 層と、C M O S トップ金属層または S i G e 層のような他の層との間の低いコンタクト抵抗を開示し、これにより、このコンタクト抵抗は小さな標準偏差を示し、このコンタクトの機械的な信頼性が改良される。

【 0 0 1 0 】

本明細は、S i G e 層と、C M O S トップ金属層または S i G e 層のような他の層との間の低いコンタクト抵抗を形成する費用効率の良い方法を示す。

【 0 0 1 1 】

本明細は、S i G e 層と、C M O S トップ金属層または S i G e 層のような他の層との間の低いコンタクト抵抗を形成する、S i G e 層の堆積温度とは無関係な、費用効率の良い方法を示す。

30

【 発明の概要 】

【 0 0 1 2 】

第 1 の形態では、M E M S デバイスが開示され、この M E M S デバイスデバイスは、誘電体層スタック中の開口部を通して、他の層に電気的に接続された少なくとも 1 つのシリコンゲルマニウム層を含み、界面層は、少なくとも 1 つのシリコンゲルマニウム層を、少なくとも開口部中の誘電体スタック層から分離し、および他の層から分離する。

【 0 0 1 3 】

この他の層は、シリコンゲルマニウム層のような導電層でも良い。この他の層は、金属層のような導電層でも良い。この金属層は、M E M S デバイスがその上に配置される、C M O S 基板の相互接続パターンのトップ金属層でも良い。

40

【 0 0 1 4 】

一の具体例では、界面層は、少なくとも 1 つのシリコンゲルマニウム層に接続された T i N の層を含む。界面層は、更に、T i N 層および他の層に接続された T i の層を含んでも良い。

【 0 0 1 5 】

他の具体例では、界面層は、少なくとも 1 つのシリコンゲルマニウム層に接続された T a N の層を含む。界面層は、更に、T a N 層および他の層に接続された T a の層を含んでも良い。

【 0 0 1 6 】

シリコンゲルマニウム層は、シリコンゲルマニウム層と他の層の双方の層を分離する誘

50

電体層スタック中に形成された開口部に、部分的に充填され、完全に充填され、またはオーバーラップしても良い。

【0017】

他の形態では、誘電体層スタック中の開口部を通して、他の層に電氣的に接続された少なくとも1つのシリコンゲルマニウム層を含み、界面層は、少なくとも1つのシリコンゲルマニウム層を、少なくとも開口部中の誘電体スタック層から分離し、および他の層から分離するMEMSデバイスの製造方法が開示される。この方法は、他の層を提供する工程と、他の層の上に誘電体スタックを提供する工程と、誘電体スタック中に開口部を形成し、これにより他の層の一部を露出させる工程と、少なくとも開口部の側壁上および他の層の露出した表面上に界面層を形成する工程と、少なくとも開口部中にシリコンゲルマニウム層を形成する工程と、を含む。

10

【0018】

この他の層は、シリコンゲルマニウム層でも良い。この他の層は、金属層でも良い。この金属層は、MEMSデバイスがその上に配置される、CMOS基板の相互接続パターンのトップ金属層でも良い。

【0019】

一の具体例では、界面層は、少なくとも1つのシリコンゲルマニウム層に接続したTiNの層を含む。界面層は、更に、TiN層および他の層に接続するTiの層を含んでも良い。開口部を形成した後で、界面層を形成する前に、洗浄工程が行われても良い。それらの洗浄工程は、HF浸責、H<sub>2</sub>プラズマ、Arプラズマを用いたソフトスパッタエッチ、またはこれらのいずれかの組み合わせでも良い。

20

【0020】

他の具体例では、界面層は、少なくとも1つのシリコンゲルマニウム層に接続されたTaNの層を含む。界面層は、更に、TaN層および他の層に接続されたTaの層を含んでも良い。開口部を形成した後で、界面層を形成する前に、洗浄工程が行われても良い。それらの洗浄工程は、HF浸責、H<sub>2</sub>プラズマ、Arプラズマを用いたソフトスパッタエッチ、またはこれらのいずれかの組み合わせでも良い。

【0021】

シリコンゲルマニウム層は、シリコンゲルマニウム層および他の層の、双方の層を分離する誘電体層スタック中に形成された開口部中に、部分的に充填され、完全に充填され、またはオーバーラップする。

30

【0022】

シリコンゲルマニウム層は、例えば界面層を有する基板を、真空雰囲気中でシリコンゲルマニウム堆積ツールに移動させることで、酸化雰囲気に界面層を露出させること無しに、界面層の上に堆積しても良い。

【0023】

開口部中にシリコンゲルマニウム層を形成する場合に用いられるB<sub>2</sub>H<sub>6</sub>は、更に、コンタクト抵抗を低減するように調整しても良い。

【図面の簡単な説明】

【0024】

40

【図1】CMOS-MEMSモノリシック集積化の模式的な断面図を示す。

【図2】SiGeとTiN/AlCu金属スタックとの間の非オーミックコンタクトの、電流-電圧曲線の一例を示す。

【図3】図2で表された非オーミックコンタクトのTEM写真を示す。

【図4】AlCu層上の4μm膜厚のSiGe層の間のコンタクトの抵抗プロファイルを示す。ここでは、HF浸責処理が、SiGe層の堆積前に行われる。コンタクト面積は変化させた：黒い四角形(2μm×2μm)、黒い丸(4μm×4μm)、正三角形(6μm×6μm)、逆三角形(10μm×10μm)。

【図5】AlCu層上の4μm膜厚のSiGe層の間のコンタクトの抵抗プロファイルを示す。ここでは、HF浸責処理およびH<sub>2</sub>プラズマが、SiGe層の堆積前に行われる。

50

コンタクト面積は変化させた：黒い四角形（ $2\ \mu\text{m} \times 2\ \mu\text{m}$ ）、黒い丸（ $4\ \mu\text{m} \times 4\ \mu\text{m}$ ）、正三角形（ $6\ \mu\text{m} \times 6\ \mu\text{m}$ ）、逆三角形（ $10\ \mu\text{m} \times 10\ \mu\text{m}$ ）。

【図6】AlCu層上の $4\ \mu\text{m}$ 膜厚のSiGe層の間のコンタクトの抵抗プロファイルを示す。ここでは、TiN/Ti界面層が、SiGeとAlCu層の間に存在する。コンタクト面積は変化させた：黒い四角形（ $2\ \mu\text{m} \times 2\ \mu\text{m}$ ）、黒い丸（ $4\ \mu\text{m} \times 4\ \mu\text{m}$ ）、正三角形（ $6\ \mu\text{m} \times 6\ \mu\text{m}$ ）、逆三角形（ $10\ \mu\text{m} \times 10\ \mu\text{m}$ ）。

【図7】AlCu層上の $4\ \mu\text{m}$ 膜厚のSiGe層の間のコンタクトの抵抗プロファイルを、コンタクト面積の関数として示す。ここでは、TiN/Ti界面層が、SiGeとAlCu層の間に存在する。コンタクト面積は変化させた：黒い四角形（ $2\ \mu\text{m} \times 2\ \mu\text{m}$ ）、黒い丸（ $4\ \mu\text{m} \times 4\ \mu\text{m}$ ）、正三角形（ $6\ \mu\text{m} \times 6\ \mu\text{m}$ ）、逆三角形（ $10\ \mu\text{m} \times 10\ \mu\text{m}$ ）。

10

【図8】 $10\ \text{nm}$  TiNについて、 $2\ \mu\text{m} \times 2\ \mu\text{m}$ のコンタクトに対して先に $20\ \text{nm}$ のソフトパッタエッチを行った界面層中の、Ti膜厚の関数としてコンタクト抵抗の依存性を示す。

【図9】 $10\ \text{nm}$  TiNについて、SiGe層の堆積中に $40\ \text{sccm}$ の $\text{B}_2\text{H}_6$ フローを用いて $20\ \text{nm}$ のソフトパッタエッチを行った界面層中の、Ti膜厚の関数として、異なるコンタクトの大きさについて、コンタクト抵抗の依存性を示す。コンタクトの大きさは、 $2\ \mu\text{m} \times 2\ \mu\text{m}$ （ダイヤモンド）、 $4\ \mu\text{m} \times 4\ \mu\text{m}$ （四角形）、 $6\ \mu\text{m} \times 6\ \mu\text{m}$ （三角形）、 $10\ \mu\text{m} \times 10\ \mu\text{m}$ （クロス）である。

【図10】異なるコンタクトの大きさについて、SiGe層の堆積中の $\text{B}_2\text{H}_6$ フローの関数としてコンタクト抵抗の依存性を示す。界面層は、 $5\ \text{nm}$ のTi上の $10\ \text{nm}$  TiNのスタックである。コンタクトの大きさは、 $2\ \mu\text{m} \times 2\ \mu\text{m}$ （ダイヤモンド）、 $4\ \mu\text{m} \times 4\ \mu\text{m}$ （四角形）、 $6\ \mu\text{m} \times 6\ \mu\text{m}$ （三角形）、 $10\ \mu\text{m} \times 10\ \mu\text{m}$ （クロス）である。

20

【図11】異なるコンタクトの大きさについて、ソフトパッタエッチ除去の関数としてコンタクト抵抗の依存性を示す。界面層は、 $5\ \text{nm}$ のTi上の $10\ \text{nm}$  TiNのスタックであり、SiGe層の堆積中に $40\ \text{sccm}$ の $\text{B}_2\text{H}_6$ フローを用いた。コンタクトの大きさは、 $2\ \mu\text{m} \times 2\ \mu\text{m}$ （ダイヤモンド）、 $4\ \mu\text{m} \times 4\ \mu\text{m}$ （四角形）、 $6\ \mu\text{m} \times 6\ \mu\text{m}$ （三角形）、 $10\ \mu\text{m} \times 10\ \mu\text{m}$ （クロス）である。

【図12a】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

30

【図12b】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

【図12c】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

【図12d】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

【図12e】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

【図12f】低抵抗コンタクトを有するMEMSデバイスの製造におけるプロセス工程のシーケンスを示す。

40

【図13】界面層で分離された2つのSiGe層の間のコンタクトの模式図を示す。

【図14】主な材料と構造構成を用いたカンチレバープロセスの模式図を示す。

【図15】 $0.8\ \mu\text{m} \times 0.8\ \mu\text{m}$ 角のコンタクトに対するウエハ内分布を含む、SiGe堆積前の様々なコンタクト界面の洗浄プロセスについて、MEMSバイアの抵抗値を示す。

【図16】SiGe1およびSiGe2で表された2つの異なるSiGe層堆積プロセスを模式的に示す。

【図17】カンチレバーの撓みのウエハ内分布と、CVD/PECVDを組み合わせたSiGe堆積プロセスの関係を示す。

【0025】

50

以下に、説明および図面を通して使用される参照番号を列挙する：

- 1 集積されたMEMSデバイス、即ち、電子回路20の上のMEMSデバイス3
- 2 例えばCMOS基板のような電子回路20を有する基板
- 3 MEMSデバイス自身
- 4 MEMS成分を含むSiGe構造層
- 5 基板2のトップ金属層5
- 6 SiGe層4、8と他の層8、5との間にそれぞれ挟まれた誘電体層
- 8 選択的にSiGe構造層4の一部であるSiGeMEMS電極
- 9 キャパティ-MEMSデバイスのギャップ
- 10 下部電極8を有するコンタクト界面 10
- 11 例えば5、8のような他の層を露出させる、誘電体層6中の開口部
- 12 トップ金属層5のTiN層
- 13 トップ金属層5のAlCu層
- 14 SiGe層4、8と例えば8、5のような他の層とのそれぞれの間の界面層
- 15 構造層8および/または下部電極8の形成に使用されるパターンニングされていない多結晶SiGe層スタック
- 17 界面層14のボトム層
- 18 界面層14のトップ層
- 20 電子回路
- 21 基板2の相互接続スキーム中のビア接続金属層22 20
- 22 基板の相互接続スキーム中の金属層

【詳細な説明】

【0026】

本発明は、特定の具体例について、添付図面を参照しながら詳細に説明するが、本発明はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり、限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本発明の実施の実際の縮小には対応する必要はない。

【0027】

更に、説明や請求の範囲中の、第1、第2、第3等の用語は、類似の要素の間で区別するために使用され、順序や時間的順番を表す必要はない。そのような用語は、適当な状況下で入替え可能であり、発明の具体例は、ここに記載や図示されたものと異なる順序によっても操作できる。

【0028】

また、説明や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された具体例は、ここに記載や図示されたものと異なる位置でも操作できることを理解すべきである。

【0029】

また、請求の範囲で使用される「含む(comprising)」の用語は、それ以降に示される手段に限定して解釈すべきでない。これは他の要素や工程を排除しない。言及された特徴、数、工程、または成分に存在を示すものとして解釈されることが必要であるが、1またはそれ以上の他の特徴、数、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段AおよびBを含むデバイス」の表現の範囲は、構成要素AとBのみを含むデバイスに限定されるべきではない。本発明では、単にデバイスに関連した構成要素がAとBであることを意味する。

【0030】

図1に示すように、集積化されたMEMSデバイス1は、基板2を含み、その上にはMEMSデバイス3が形成される。MEMSデバイス3のSiGe構造層4は、SiGeMEMS下部電極8を介して、トップ金属層5に電気的および機械的に接続される。基板2 50

を覆う誘電体層 6 中の開口部 11 ( 図示せず ) を通って、この CMOS トップ金属層 5 は露出し、SiGeMEMS 下部電極 8 に接続される。金属層 5 と SiGeMEMS 下部電極 8 との間の接続は、基板 2 の上の電子回路と、MEMS デバイス 3 との間の電氣的接続を形成し、これにより MEMS デバイス 3 の操作と、電子回路から、および電子への信号伝達を可能とする。この基板は、一般には CMOS 基板である。このコンタクトは、また MEMS デバイス 3 のための機械的な固定点として提供され、そのようなものとして、特に MEMS デバイス 3 が、少なくともキャビティ 9 中に部分的に延びたカンチレバーのような構成を含む場合に、MEMS デバイスの動作中に実在の機械的な力にさらされる。それらの構成は、SiGe 構造層 4 をパターニングすることにより形成される。一般には、トップ金属層 5 は、図 3 に示すように、AlCu 層 13 の上に TiN 層 12 のスタックとして形成される。

10

#### 【 0031 】

SiGe 層 4 と下部の層 5 との間のコンタクト界面 10 の面積は、コンタクト抵抗を低減し、機械的強度を増加させるために、十分に大きくすべきである。このコンタクト面積は、しかしながら、誘電体層 6 中の開口部 11 を埋めるための SiGe の堆積プロセスにも依存する。化学的気相堆積 ( CVD ) プロセスは、良好な等角の堆積を提供し、この開口部 11 を良好に埋めるが、しかしながら、多大な時間を犠牲にし、それゆえに高価になる。プラズマエンハンスト化学気相堆積 ( PECVD ) プロセスは、厚い層を速く形成できるが、開口部 11 の不十分に埋め込み、開口部 11 の中央にキーホールが形成される。

#### 【 0032 】

20

MEMS デバイス 3 の SiGe 下部電極 8 を CMOS トップ金属 5 に接続するために、CMOS トップ金属 5 を覆う CMOS パッシベーション層 6 を通って、リソグラフィックパターニング工程と、これに続く反応性イオンエッチングとレジスト除去工程により開口部 11 が形成される。レジスト除去工程は、一般には、反応性イオンエッチング中に形成される全ての酸化高分子を除去するために、ウェット化学エッチング工程と、酸素プラズマの使用を含むドライエッチング工程とを含む。この酸素プラズマに晒された場合、CMOS トップ金属層 5 へのコンタクト界面 10 の表面が酸化され、この結果、そのような非オーミックコンタクトへの電圧とそこを通る電流を示す図 2 に示すように、コンタクトは非オーミック特性を示す。エネルギー分散 X 線分光分析 ( EDS ) により、TiO<sub>2</sub> と SiO<sub>2</sub> の混合物と特定された酸化されたコンタクト界面 10 は、図 3 に示すように、透過電子顕微鏡 ( TEM ) で明瞭に観察できる。

30

#### 【 0033 】

第 1 の具体例では、4 μm 膜厚の多結晶 SiGe 層スタック 15 が、金属層スタック 5 を覆う誘電体層 6 中の開口部 11 を介して、TiN ( 12 ) / AlCu ( 13 ) の金属層スタック 5 の上に形成された。多結晶 SiGe 層スタック 15 は、アモルファス PECVD シード層から始まり、それぞれの SiGe 層が 1 μm の膜厚である 4 層の SiGe を順次堆積して形成された。誘電体層 6 中の開口部 11 のエッチングとリソグラフィックパターニングのレジスト除去工程の後に、多結晶 SiGe 層スタック 15 が直接堆積され、または多結晶 SiGe 層スタック 15 の堆積前に HF 浸漬を行って堆積される。パターニングされた SiGe 層 4、8 と TiN 12 とのコンタクト抵抗が、2 × 2 μm<sup>2</sup> から 10 × 10 μm<sup>2</sup> までの範囲のコンタクトの大きさを有するクロスブリッジケルビンレジスタ構造 ( cross bridge Kelvin resistor structure ) を用いて調べられた。多結晶 SiGe 層スタック 15 の堆積前に HF 浸漬を行うか否かにかかわらず、図 4 に示すように、10 × 10 μm<sup>2</sup> のコンタクトでさえも、非オーミックコンタクトが得られた。

40

#### 【 0034 】

他の具体例では、多結晶 SiGe 層スタック 15 の堆積前に、HF 浸漬と H<sub>2</sub> プラズマが行われた。抵抗が電圧に依存しなくなるように、図 5 に見られるような、よりきれいな界面 10 が得られたが、コンタクトはいまだ非オーミックである。多結晶 SiGe スタック 15 を形成するためにアモルファスシード層を使用しなくても、得られたコンタクト抵抗は非オーミックのままである。

50

## 【 0 0 3 5 】

他の具体例では、界面層 1 4 は、多結晶 SiGe スタック 1 5 の堆積前に形成された。誘電体層 6 中に開口部 1 1 をエッチングし、リソグラフィックパターンニングのレジストを除去する工程後に、この界面層 1 4 が堆積され、基板を覆い、露出した金属スタック 5 と開口部 1 1 の側壁に接続される。次に、多結晶シリコン層スタック 1 5 が堆積された、薄い Ti - TiN ( 5 / 1 0 nm ) 層スタックと薄い Ta - TaN ( 5 / 1 0 nm ) 層スタックが、界面層 1 4 として試され、これにより、それぞれの最初に Ti、Ta がそれぞれ堆積され、続いて TiN、TaN がそれぞれ堆積された。選択的に、異なる B<sub>2</sub>H<sub>6</sub> 前駆体フローが、400 nm SiGe CVD 堆積 1 5 中に用いられた。選択的に、露出した金属層 5 の上で、界面層 1 4 の堆積前に、ソフトスパッタエッチング ( SSE ) 工程が行われた。表 1 は、堆積プロセス条件のまとめである。

10

## 【 0 0 3 6 】

表 1 : 界面層アプローチの分割表

	0nm SSE + Ti-TiN	10nm SSE + Ti-TiN	20nm SSE + Ti-TiN	20nm SSE + Ta-TaN
20 sscm B <sub>2</sub> H <sub>6</sub>			X	
40 sscm B <sub>2</sub> H <sub>6</sub>	X	X	X	X
50 sscm B <sub>2</sub> H <sub>6</sub>			X	

20

## 【 0 0 3 7 】

それらのテスト条件の殆ど全てで、図 6 に示すように、TiN / Ti 界面層スタック 1 4 はオーミック接続となった。Ta - TaN オプションのみが、わずかに非オーミック特性となり、好ましくない答えとなった。TaN は、TiN よりずっと速く酸化されるとして知られている。TiN と TaN が、SiGe 1 5 とは異なる堆積ツールで堆積されるため、TaN 界面層は、SiGe 堆積ツールに運搬する間に酸化される。もし、酸素含有雰囲気の中で露出せずに、SiGe 1 5 を TaN / Ta 界面層 1 4 上に堆積できれば、TaN 層の酸化が避けられ、これにより良好なオーミックコンタクトが得られる。

30

## 【 0 0 3 8 】

ソフトスパッタエッチングの衝撃、および / または SiGe 1 5 堆積中のガスフローの組成が、更に、TiN / Ti 界面層 1 4 の場合について調査された。ソフトスパッタエッチングは、Ar プラズマを用いた低 DC 電力スパッタリングプロセスであり、これにより、表面が洗浄される。ソフトスパッタエッチングは、同等の量の酸化物の損失により特徴付けられる。実験で使用された条件では、このソフトスパッタエッチング洗浄工程のパラメータは、0 nm、10 nm、または 20 nm の酸化物の損失が得られるように選択された。異なるプロセス条件とコンタクト面積に対する電気抵抗が、図 7 に示される。ソフトスパッタエッチングがコンタクト界面を改良することがわかる。SiGe 層 1 5 の形成中の B<sub>2</sub>H<sub>6</sub> 前駆体フローを、60 sccm から 20 sccm に下げることによって、コンタクト抵抗は低くなる。より高い B<sub>2</sub>H<sub>6</sub> フローは、より小さな粒子の SiGe となり、これにより粒界の数が増加する。得られたコンタクト抵抗は、Eyounら、"Low-Resistance Silicon-Germanium Contact Technology for Modular Integration of MEMS with Electronics", Journal of Electrochemical Society, 151 (3) J21-J25 (2004) で、450 で堆積させた所定の SiGe 組成で、全てのコンタクトサイズで得られたコンタクト抵抗より低かった ( 2 × 2 μm<sup>2</sup> コンタクトに対して、9 ± 4 × 10<sup>-7</sup> cm<sup>2</sup> に比較して 6 . 2 ± 0 . 4 × 10<sup>-7</sup> cm<sup>2</sup> ) 。

40

## 【 0 0 3 9 】

図 8 は、10 nm の TiN で、2 μm × 2 μm のコンタクトで 40 sccm B<sub>2</sub>H<sub>6</sub> で

50

20 nmのソフトスパッタエッチングを行った界面層14中のTi膜厚の関数として、コンタクト抵抗の依存性を示すものである。Ti無しまたは薄いTi層のみが、TiN層18の堆積前に堆積された場合、適当なソフトスパッタエッチングを用いても、即ち最小の20 nm酸化物除去を用いても、コンタクト抵抗はすでに低い。もし、Ti層17の膜厚が10 nmより大きくなれば、コンタクト抵抗は更に下がる。

#### 【0040】

図9は、異なるコンタクトサイズについて、10 nmのTiN18で、SiGe層の堆積中に、40 sccm B<sub>2</sub>H<sub>6</sub>フローを用いて20 nmのソフトスパッタエッチングを行った界面層14中のTi膜厚17の関数として、コンタクト抵抗の依存性を示すものである。コンタクトサイズは、2 μm × 2 μm (ダイヤモンド)、4 μm × 4 μm (四角形)、6 μm × 6 μm (三角形)、10 μm × 10 μm (クロス)である。図8と同じ傾向が見られ、Ti層17の膜厚の増加に伴うコンタクト抵抗の低下は、コンタクトサイズが大きくなると顕著でなくなる。

10

#### 【0041】

界面層14の堆積後に、BドーパされたSiGe層15が堆積され、これにより、B<sub>2</sub>H<sub>6</sub>フローが、コンタクト抵抗を更に減らせるように調整できる。図10は、異なるコンタクトサイズについて、SiGe層の堆積中のB<sub>2</sub>H<sub>6</sub>フローの関数として、コンタクト抵抗の依存性を示す。界面層は、5 nmのTiスタック17上の、10 nmのTiN18である。コンタクトサイズは、2 μm × 2 μm (ダイヤモンド)、4 μm × 4 μm (四角形)、6 μm × 6 μm (三角形)、10 μm × 10 μm (クロス)である。SiGe層の堆積中にB<sub>2</sub>H<sub>6</sub>フローが増加すると、コンタクト抵抗も増加する。この効果は、より小さなコンタクトにおいて顕著である。

20

#### 【0042】

図11は、異なるコンタクトサイズについて、ソフトスパッタエッチング除去の関数として、コンタクト抵抗の依存性を示す。界面層14は、5 nmのTiスタック17の上の10 nmのTiN18であり、SiGe層の堆積中に40 sccmのB<sub>2</sub>H<sub>6</sub>フローを伴う。コンタクトサイズは、2 μm × 2 μm (ダイヤモンド)、4 μm × 4 μm (四角形)、6 μm × 6 μm (三角形)、10 μm × 10 μm (クロス)である。ソフトスパッタエッチング除去が増加すると、コンタクト抵抗が低下する。この効果は、より小さなコンタクトにおいて顕著である。最大のソフトスパッタエッチング除去は、その中に開口部を有する誘電体のような露出した層が影響を受ける程度によって定義される。

30

#### 【0043】

図12 a ~ 図12 fは、SiGeと、金属層や他の具体例で述べられたSiGe層のような他の層との間に低抵抗コンタクトを作製するプロセスフローのプロセス工程の順序を、模式的な断面の手段で示す。SiGe層とは、0 < x + y < 1のSi<sub>x</sub>Ge<sub>y</sub>組成を有する層を意味する。この層は、(n型またはp型に)ドーパされても、アンドープでも良い。

#### 【0044】

誘電体スタック6に覆われた金属層スタック5を含む基板2が、図12 aに示すように提供される。金属スタック5は、AlCu層13の上のTiN層12からなっても良い。TiN層12が、リソグラフィックプロセス中の反射防止コーティングとして使用される。誘電体層スタック6は、単層の酸化層でも良い。選択的に、追加の誘電体層が、この誘電体層スタック6中に存在しても良い。例えば、SiC層がシリコン酸化層の上に形成され、SiC層がシリコン酸化物に比べて良好な下層の基板2の被覆を提供する。

40

#### 【0045】

リソグラフィックパターンニングを用いて、開口部11が誘電体層スタック6中に形成され、これにより、図2 bに示すように、金属スタック5の一部が露出する。誘電体スタック6のドライエッチング中に、金属スタック5の一部も除去される。もし、例えば金属スタック5が、AlCu層13上のTiN層12のスタックの場合、TiN層12の一部が、ドライエッチング工程のプロセス条件に応じてエッチングされる。これは、図12 bに

50

示され、ここでは、TiNキャップ層12の膜厚は、開口中で、誘電体スタック6の下の厚さより薄くなっている。この低減されたTiN膜厚は、例えば、集積CMOS-MEMSデバイス1の作製中に、SiGe層8から金属層13へのSiおよび/またはGeの拡散のような、TiNキャップ層12の拡散バリア特性を低減する。

【0046】

基板を覆うように、図12cに示すように界面層14が形成される。この界面層14は、少なくとも、開口部11の底部に露出した金属スタック5と、開口部11の側壁を覆う。好適には、例えば化学気相堆積(CVD)により、この層は等角に形成されるが、物理気相成長(PVD)のような他の方法を用いても良い。この界面層14は、図12c~図12eに示すように、TiNまたはTa<sub>2</sub>N<sub>5</sub>の単層でも良い。この界面層14は、TiN-Ti層のスタックでも良く、これによりTiN層18はSiGe層8と接続され、Ti層17は金属層スタック5と接続される。2層の界面層は図12fに示され、例えばTiNまたはTa<sub>2</sub>N<sub>5</sub>の層18が、シリコンゲルマニウム層8に接続され、一方、Tiのような下部層17が下部スタック5に接続され、TiN/TiまたはTa<sub>2</sub>N<sub>5</sub>/Ta<sub>2</sub>N<sub>5</sub>界面層14を形成する。

10

【0047】

界面層14を形成する前に、追加の洗浄工程が行われ、開口部11中の残渣が除去されても良い。これらの追加の洗浄工程は、ソフトスパッタエッチングおよび/またはH<sub>2</sub>プラズマを含む。特に、界面層14がTiNまたはTa<sub>2</sub>N<sub>5</sub>層のみからなる場合、好適にはこれらの追加の洗浄工程が行われ、更にコンタクト抵抗を低減し、基板上の抵抗の均一性を改良する。

20

【0048】

この後に、例えば化学気相堆積により、SiGe層15が界面層14の上に形成される。図12dに示すように、SiGe層15は、AlCu層13から離れ、薄膜化されたキャップ層12のみならず界面層によっても、AlCu層13から離れ、増加した拡散バリアが得られる。もし、界面層14を形成するためにTa<sub>2</sub>N<sub>5</sub>が使用された場合、Taが部分的に酸化されるかもしれないため、堆積された界面14を酸化雰囲気中に露出させないように注意する必要がある。好適には、Ta<sub>2</sub>N<sub>5</sub>界面層14の堆積後に、基板が非酸化雰囲気中をSiGe堆積ツールに運ばれ、もしこれが不可能な場合は、SiGe堆積工程前に追加の洗浄工程が行われ、酸化されたTa<sub>2</sub>N<sub>5</sub>が除去される。

30

【0049】

SiGe層15は、界面層14と共にリソグラフィックパターンニングされ、SiGe下部電極8を形成する。界面層14の膜厚は制限されるため、続くMEMSプロセス中に下部のSiGe下部電極8からの除去は、MEMSデバイスの集積に実質的な影響を与えようである。界面層は、一般的には10~35nmの範囲の膜厚であり、好適には10~20nmである。もし、例えばTi上のTiNまたはTa上のTa<sub>2</sub>N<sub>5</sub>のような界面二重層14が使用された場合、TiN層、Ta<sub>2</sub>N<sub>5</sub>層18はそれぞれ、一般には5~15nmの膜厚であり、一方、Ti層、Ta層17はそれぞれ、一般には0~20nmで、好適には5~10nmである。この望まないパターンニングされた界面層14のエッチングは、MEMSデバイスの犠牲層除去の場合に発生し、これによりSiGeMEMS構造層3に形成された構造が解放される。この望まないエッチングは、しかしながら、上述のTi(またはTa)とTiN(またはTa<sub>2</sub>N<sub>5</sub>)の膜厚制限にした場合には見られなかった。

40

【0050】

図12eに示すように、シリコンゲルマニウム層8は、開口部11の位置を除いて、誘電体層スタック6により下部5から分離される。双方の層の間の電気的コンタクトは、この誘電体スタック6中に開口部を形成することで行われ、この開口部を通して下部5の一部が露出する。界面層14は、少なくとも開口部中で誘電体層スタック6から、および下部5から、シリコンゲルマニウム層8を分離する。

【0051】

図12a~図12fは、ここでは下部電極8であるSiGe層と、下部5との間の接続

50

を、界面層 14 を挿入することにより改良するプロセスを示す。図 13 に示すように、この界面層 14 は、また、2つの SiGe 層の間にも挿入でき、ここでは、SiGe 構造層 4 が、誘電体層スタック 6 中の開口部を通して SiGe 電極 8 に接続されている。この図では、SiGe 下部電極と SiGe 構造層 4 は、異なる SiGe 層 15 を用いて形成される。

#### 【0052】

この誘電体スタック 6 は、シリコン酸化物のような酸化層でも良く、下部のシリコンゲルマニウム電極 8 からシリコンゲルマニウム構造層 4 を分離する。この誘電体スタック 6 は、シリコン酸化物のような酸化層の上に形成された、シリコン炭化物やシリコン窒化物のような耐 HF 層のスタックでも良く、下部の金属層 5 から、即ち CMOS 相互接続パターンから、シリコンゲルマニウム層 8 を分離する。誘電体スタック 6 中の上部層は、CMOS 基板 2 の密封したシールを提供する。

#### 【0053】

他の具体例では、プローブ記憶デバイス (probe storage device) 応用のための集積された CMOS - MEMS デバイスが開示される。この具体例では、Ti / TiN 層 14 は、金属層 5 と電極 8 との間に使用された場合にコンタクト抵抗を改良するだけでなく、SiGe 電極 8 と SiGe 構造層 4 との間に使用された場合に、カンチレバーの撓みを少なくし、解放中の下部電極へのカンチレバーの接着を改良する。

#### 【0054】

高容量、低電力、超コンパクト、および高性能記憶への要求は、走査型プローブ顕微鏡ベースの記憶システムにおいて、過去 5 年を越えて非常に重要性を形成した。尖った先端と多くの記憶媒体を備えたカンチレバーの 2 - D アレイに基づく、異なる読み出し / 書き込みメカニズムが、調査されてきた。熱機械 (thermo-mechanical)、圧電化学 (piezoelectric)、または強誘電体 (ferroelectric) の記憶システムが、数テラビット / 平方インチ (Tbits / sq. inch) 容量と、許容できる 1 チップあたりキロビット / 秒 (kb / s) のオーダーの読み出し / 書き込み速度を実現した。相変化媒体 (phase change media) が提案され試されたが、読み出しまたは書き込む電流を拡大しない活性媒体層を保護するための被覆層が必要である。熱または圧電の読み出し / 書き込みメカニズムの欠点は、データ密度と電力消費の双方の拡張性に関連する。一方で、強誘電体プローブ記憶システム (ferroelectric probe storage system) は、電場を用いて、強誘電体媒体中のドメインの極性を部分的に変化させ、ビットの書き込みを可能にする。この電場スイッチングは、熱および / または電流の発生や調整を必要とせず、強誘電体ビットの書き込みは、比較的低電力を消費する。20 nm より小さな大きさと 40 nm より小さなピッチを有する強誘電体ビットアレイの速い書き込み (100 kbps) は、電場スイッチングプロセスを用いて達成できる [5]。最近開発された非破壊読み出し方法は、走査型プローブを用いて、ビットに関連した電気的変化の高速 (cm / s) 検出を行った。

#### 【0055】

全ての記憶デバイスは、大きさとビットを減らし、データ密度を増やしながらか、適切な信号とノイズの比 (signal-to noise ratio) を維持する難題に直面する。信号とノイズの比を最大にするために、可能な限り読み書きヘッドの近くに配置された読み書きチャンネルエレクトロニクスを有することが望まれる。プローブ記憶デバイスでは、この重大な要求が、読み書きヘッドとして働く鋭い先端と、同じウエハ上の CMOS 読み書きチャンネル回路を有する MEMS ベースの、アレイ状のカンチレバーを集積することにより満たすことができ、これにより CMOS - MEMS モノリシック集積デバイスを形成する。「電流 (electrical current)」プローブ記憶システムのための CMOS 集積カンチレバーアレイを完全に作製することができる、完全な表面マイクロマシニング技術とプロセスフローが、以下のパラグラフに示される。

#### 【0056】

この技術は、450 の最大温度で堆積された CMOS - 互換材料 - シリコンゲルマニ

10

20

30

40

50

ウム (SiGe) と、電氣的な読み出し / 書き込みシステムと共に集積された先端を有するカンチレバーを作製するための、CMOS 第 1 のアプローチと互換性のある低温プロセスを用いる。これにより、MEMS デバイス 3 は、CMOS 基板 2 の上で行われる。プローブ記憶デバイスは、動作のためと信号処理 / コーディングのために、広いアレイの一部として、それぞれのカンチレバーに繋がる広い CMOS 回路を必要とする。最後の CMOS メタライゼーション 5 の上にカンチレバーを直接作製する可能性は、プローブ記憶システムの超小型化の解決に繋がる。寄生回路パラメータは最小にでき、これにより、書き込み動作中の、感度と信号とノイズの比が改良される。

#### 【 0 0 5 7 】

2 重の厚さ (dual-thickness) のカンチレバー構造層 4 は、カンチレバーの低いねじり合成と高い平坦性の双方を達成するように満たす。広い動作温度の範囲内での書き込み / 読み出し動作中に、複数のカンチレバーの中間位置に、同時に正確に先端を配置するのを保証するために、垂直方向だけでなく、水平方向の動きも各カンチレバーに提供される。垂直方向と水平方向の双方へのカンチレバーの移動を制御する移動電圧の使用を緩和するために、カンチレバー移動電圧の低減に特別な注意が払われた。電気接続が、CMOS から先端に、部分的に吊り下げられ、分離され、カンチレバー表面の上を走る Pt 線 (配線) を用いて提供される。この読み出し / 書き込みシステムの独特の部分は、同時に、読み出し動作および書き込み動作の双方を最適化する。

#### 【 0 0 5 8 】

プロセスの記載

カンチレバー / 先端 / 配線 1 の模式的な外觀図が、図 1 4 に示される。

#### 【 0 0 5 9 】

プロセスは、M6 CMOS 5 と呼ばれる、最後の CMOS メタライゼーションの上で始まる。この金属レベル 5 は、CMOS 基板 2 の相互接続パターンのトップの金属レベルである。それは、一般には、A1 層 1 3 の上の TiN 層 1 2 からなる。この相互接続パターンは、誘電体層中の開口部 2 1 を通って互いに電氣的に接続された、誘電体と導電層のスタック 2 2 である。この相互接続パターンを通して、CMOS 基板 2 中の活性デバイスは、互いに、または CMOS 基板 2 の上の MEMS デバイス 3 に接続される。ウエハ 2 の表面は、高密度プラズマ (HDP) 酸化物の化学機械研磨 (CMP) を用いて平坦化され、続いて 400 nm 膜厚の SiC 層によりお覆われ、誘電体スタック 6 を形成する。この絶縁体は、HF 分子が透過せず、それ故に、プロセスの最後の工程である気相 HV (VHF) エッチング工程中に、CMOS 基板 2 を保護するために使用される。この最後の工程は、犠牲酸化層を除去し、SiGe 構造層 4 のパターンニングにより形成されたカンチレバーアレイを解放するために使用される。

#### 【 0 0 6 0 】

SiC 層に孔があげられ、バイアが等角の SiGe 堆積 1 5 により埋められ、それぞれのカンチレバー 4 を下部の金属層 5 に接続する。堆積した SiGe 層 1 5 のパターンニングは、カンチレバー 4 の垂直移動のために、インターエイリア電極 (inter alia electrode) 8 を形成する。

#### 【 0 0 6 1 】

HDP 犠牲酸化層の良く制御された堆積は、最終構造中に 3 μm のギャップ 9 を形成する。浅いトレンチ (窪み (dimple)) とバイア 1 1 が、犠牲酸化層中に形成される。窪みは、犠牲酸化層の表面上に地形を形成し、これは、その上に形成されたカンチレバーの下部表面の地形となり、解放と動作中の静止摩擦を防止する。バイア 1 1 は電極 8 にカンチレバーを固定するために使用される。

#### 【 0 0 6 2 】

犠牲酸化層の上への、3 μm 膜厚の SiGe 1 5 構造層の堆積は、2 つの工程に分解される。なぜならば、250 nm の酸化はオードマスク (酸化 HM) が SiGe 構造層中に埋め込まれて、ねじれ吊り下げ梁 (torsion suspension beam) を形成するからである。堆積された SiGe 層をパターンニングして構造層 4 を形成する場合、酸化 HM は、水平方

10

20

30

40

50

向のアクチュエータ（ナノムーバー（nanomover））と共に、 $1\ \mu\text{m}$ 膜厚のねじれ梁と $3\ \mu\text{m}$ 膜厚のカンチレバーの厚い本体を形成するために、SiGe層15の一部を保護する。化学機械研磨（CMP）工程は、堆積工程後のウエハ表面の平坦性を確実にする。

【0063】

鋭い先端と、先端をCMOS回路に接続する配線（trace）が、続いてカンチレバーの上に形成される。酸化物トレンチ充填とCMPは、先端とPt配線を形成するための平坦な表面を形成する。構造層の上の厚いSiC層は、配線からきかいてきカンチレバーを分離する。

【0064】

Ni/Auパターンは、CMOS/カンチレバーウエハ1を、メモリ材料の層を有するX-Yスキャナを含む他のMEMSウエハを接続するために形成される。

10

【0065】

最後に、構造層4や、例えばカンチレバー、ウイング、ナノムーバーのようなその中に形成される要素を支持するとともに、この構造層4中の開口部を埋め込む酸化物が除去され、これにより構造層4が解放される。

【0066】

プロセスの最適化

図14に示すように、金属層5とSiGe電極8との間の界面は、低コンタクト抵抗を達成し、かつHFに対するSiCの不浸透性を保持するように最適化される。後者は、SiGeとSiC層6の界面に酸化物が無い場合に得られる、しかしながら、金属5へのバイアのパターニング後にレジスト除去に使用される酸素フローは、露出したSiC層6の最初の $10\ \text{nm}$ を激しく酸化する。この酸化されたSiC層6は、SiGe15の堆積前に、希釈されたHFと、例えばArプラズマを用いたソフトスパッタエッチクリーンで除去される。Alクリーニングは、金属層5のAl13上の酸化されたTiN12の除去にも使用でき、図12bに示すようにこれは部分的に薄い拡散バリアとなる。図15に示すように、Ti/TiN界面層14と組み合わせられたこのSiGe堆積プロセスは、好適には提案された洗浄手順を含み、最良の達成された文献の結果に比較して最も低いコンタクト抵抗値である $2.5 \times 10^{-7}\ \text{cm}^2$ を与える。適切な界面の最適化により、コンタクト抵抗のウエハ内均一性（8"ウエハ）は、図15に示すように大幅に改良される。

20

【0067】

構造層4のためのSiGe15の堆積は、堆積時間（コストとサイクル時間）と材料の歪勾配を最小にするように最適化される。図16は、SiGe層15を形成するための、2つの堆積手順SiGe1およびSiGe2を示す。SiGe2の手順では、最初に、ホウ素がドーブされたSiGeの、 $400\ \text{nm}$ 膜厚のSiGe等角化学気相堆積（CVD）が行われ、電極8へのアンカー開口部11を完全に充填する。これは、良好な構造安定性と層接着を確実にし、SiGe結晶核生成と酸化基板の上の成長を保証する。第2に、高い堆積速度を有するプラズマエンハンスドCVD（PECVD）が用いられ、 $3\ \mu\text{m}$ 膜厚の層を完成させる。この解決は、手順SiGe1で提案されるように、複数のCVDおよびPECVD堆積の積層では好ましかったが、このSiGe2手順では、図17に示すように、全堆積時間がより短く、SiGeのウエハ内均一性が改良される。更に、層の応力と歪勾配の理解と最適化は、十分に単純化され、歪勾配の値は、 $2\ \mu\text{m}$ 膜厚の層に対して $2 \times 10^{-5}\ / \mu\text{m}$ まで低くなる。

30

40

【0068】

小さなコンタクト開口部11でさえも増加した機械的強度を有する界面を提供することにより、解放中のカンチレバーの層間剥離を防止するために、最適化されたSiGe層SiGe2の前に薄いTi/TiN接着層14が形成される。この好適な堆積プロセス、堆積前の洗浄手順、および界面層の組み合わせは、ウエハの非常に良好な膜厚均一性を与えるのみならず、非常に良好に均一性で、非常に低いカンチレバーの初期の撓みを与える。

【0069】

上述のように、図12cに示すSiGe15層と他の層即ち金属層5との間の低抵抗コ

50

ンタクトと同様に、SiGe層5と他の層即ちSiGe層8との間にも、双方のSiGe層4、8の間に界面層14を挿入しても良い。図14の点線の円は、2つの層が接続する位置10を示し、それぞれ、上部層はSiGe8、4であり、下層は金属層5またはSiGeのような半導体層8である。

【0070】

この界面層14は、少なくとも開口部の底部に露出した層5、8と開口部11の側壁を覆う。好適には、この層は、例えば化学気相堆積(CVD)またはPVDにより等角に形成される。この界面層14は、TiNまたはTaNの単層である。この界面層14は、TiN-Ti層のスタックで、TiN層はSiGe層8に接続し、Ti層は金属層スタック5に接続しても良い。この界面層14は、TaN-Ta層のスタックで、TaN層はSiGe層8に接続し、Ta層は金属層スタック5に接続しても良い。

10

【0071】

このように、他の層は、好適には例えばAl、TiN等の金属のような導電層、またはSiGeのような半導体層である。

【0072】

界面層14を形成する前に、追加の洗浄工程を行い、開口部11中の残渣を除去しても良い。それらの追加の洗浄工程は、ソフトスパッタエッチングおよび/またはH<sub>2</sub>プラズマを含む。特に、界面層14がTiNまたはTaN層のみからなる場合、好適には追加の洗浄工程は更にコンタクト抵抗を減らし、基板での抵抗の均一性を改良するために行われる。

20

【0073】

この後に、SiGe層15が界面層14の上に、例えば化学気相堆積により形成される。パターンニングされたSiGe層8は、薄膜化されたキャップ層12のみならず、界面層14によっても下部のAlCu層13から離れて配置され、増加した核酸バリアが得られる。もし、界面層14を形成するためにTaNが使用された場合、TaNが部分的に酸化されるため、堆積された界面14を酸化雰囲気中に露出させないように注意しなければならない。好適には、TaN界面層の14の堆積後に、基板は非酸化雰囲気中をSiGe堆積ツールに運ばれ、もしこれが不可能な場合は、SiGeの堆積工程に先立って、酸化されたTaNを除去する追加の洗浄工程が行われる。


【0074】

30


処理結果

カンチレバーの大きさを変えるための異なるデザイン導入され、カンチレバーの機械的特性を変化させる。


【図1】




【図2】




【図3】




【 図 4 】




【 図 5 】




【図6】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【図 1 1】




【図 1 2 a】




【図 1 2 b】




【 1 2 c】




【 1 2 d】




【 1 2 e】




【 1 2 f】




【 13】




【図14】




【図15】



【 16 】



【図17】



## フロントページの続き

- (74)代理人 100101454  
弁理士 山田 卓二
- (74)代理人 100081422  
弁理士 田中 光雄
- (74)代理人 100100479  
弁理士 竹内 三喜夫
- (74)代理人 100112911  
弁理士 中野 晴夫
- (72)発明者 アジェイ・ジェイン  
アメリカ合衆国97229オレゴン州ポートランド、ノースウエスト・デイン・レイン15150番
- (72)発明者 シモーネ・セヴェリ  
ベルギー3000ルーヴァン、ナムセストラート139番、ブス4
- (72)発明者 ヘルト・クラエス  
ベルギー3665アス、カベルストラート21番
- (72)発明者 ジョン・ヘック  
アメリカ合衆国94702カリフォルニア州バークレー、キャサリン・ドライブ1471番

審査官 岩瀬 昌治

- (56)参考文献 特開2007-318132(JP,A)  
国際公開第2008/053008(WO,A2)  
特表2002-534285(JP,A)  
特開2009-123886(JP,A)  
特開2000-216249(JP,A)

- (58)調査した分野(Int.Cl., DB名)
- |         |         |
|---------|---------|
| B 8 1 B | 7 / 0 2 |
| B 8 1 C | 1 / 0 0 |