(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6141627号

(P6141627)

(45) 発行日 平成29年6月7日(2017.6.7)

- (24) 登録日 平成29年5月12日 (2017.5.12)
- (51) Int.Cl. F I HO 1 L 21/205 (2006.01) HO 1 L 21/205 C 2 3 C 16/34 (2006.01) C 2 3 C 16/34

請求項の数	19	(全	11	頁)

(21) 出願番号	特願2012-266296 (P2012-266296)	(73)特許権者	皆 501315784
(22) 出願日	平成24年12月5日 (2012.12.5)		パワー・インテグレーションズ・インコー
(65) 公開番号	特開2013-123052 (P2013-123052A)		ポレーテッド
(43) 公開日	平成25年6月20日 (2013.6.20)		アメリカ合衆国・95138・カリフォル
審査請求日	平成27年12月4日 (2015.12.4)		ニア州・サン ホゼ・ヘリヤー アベニュ
(31) 優先権主張番号	13/316, 305		· 5245
(32) 優先日	平成23年12月9日 (2011.12.9)	(74) 代理人	110001195
(33)優先権主張国	米国 (US)		特許業務法人深見特許事務所
		(72)発明者	ジャマル・ラムダニ
			アメリカ合衆国、08869 ニュー・ジ
			ャージー州、ラリタン、リバー・パーク・
			ドライブ、352
			最終頁に続く

(54) 【発明の名称】シリコン基板上にGaN層を形成する方法およびGaN基板

- (57)【特許請求の範囲】
- 【請求項1】
 - シリコン基板上にGaN層を形成する方法であって、
- シリコンウェハと前記シリコンウェハの表面上の結晶性のAl₂O₃膜との間にAlS iOのアモルファス膜を形成する工程と、
- 前記A1₂〇₃膜上に複数の積層層を堆積させる工程と、
- シリコンウェハの上面上の前記A1₂O₃膜中にボイドを形成する工程とを含み、
- 各積層層は、A1Nの層上にGaNの層を含み、

<u>前記アモルファス膜は、前記シリコンウェハおよび前記結晶性のA1_03</u>膜に由来するアルミニウム、シリコンおよび酸素を含み、

- 前記シリコンウェハの前記上面は、 < 1 1 1 > シリコン結晶方位に沿っており、前記ボ イドは A 1 N および G a N によって埋められ、
- 前記Al₂O₃ 膜中のボイド上のGaN 膜中の領域は、Al₂O₃ 膜中のボイド上以外 のGaN 膜中の領域よりも高い貫通転位密度を有する、方法。
- 【請求項2】
- 前記ボイドを形成する工程は、前記アモルファス膜の一部を前記ボイドの底部に沿って 露出させる工程を含む、請求項1に記載の方法。
- 【請求項3】
- 前記ボイドを形成する工程および前記アモルファス膜を形成する工程は、同時に行われる、請求項2に記載の方法。

(2)

【請求項4】

前記ボイドを形成する工程は、有機金属気相成長(MOCVD)プロセスの一部として 行われる、請求項2に記載の方法。

【請求項5】

前記積層層を堆積する工程は、MOCVDプロセスの一部として行われる、請求項2に 記載の方法。

【請求項6】

前記複数の積層層は、3つの積層層のみである、請求項3に記載の方法。

【請求項7】

前記複数の積層層は、4つの積層層のみである、請求項3に記載の方法。

【請求項8】

前記複数の積層層の最終的に形成される積層層のGaN膜は、少なくとも2.5µmの 厚さである、請求項1に記載の方法。

【請求項9】

前記最終的に形成される積層層の前記GaN膜は、少なくとも4µmの厚さである、請 求項8に記載の方法。

【請求項10】

前記アモルファス膜の厚みは2nmから10nmであり、

前記複数の積層層の最終的に形成される積層層のGaN膜上にトランジスタを形成する 工程をさらに含む、請求項1に記載の方法。

【請求項11】

GaN基板であって、

<111>結晶方位に沿う上面と、底面と、を有するシリコン基板と、

前記シリコン基板の前記上面上にAl₂O₃膜とを備え、前記Al₂O₃膜は結晶性で あり、前記GaN基板はさらに、

前記シリコン基板の前記上面と前記A1₂〇₃膜との間にアモルファス膜と、

前記A1₂〇₃膜上に複数の積層層とを備え、

各積層層はA1N膜上にGaN膜を含み、

Al₂O₃ 膜中のボイド上のGaN 膜中の領域は、Al₂O₃ 膜中のボイド上以外のG aN 膜中の領域よりも高い貫通転位密度を有する、GaN基板。

【請求項12】

Al₂O₃膜中に画定される複数のボイドをさらに備える、請求項<u>11</u>に記載のGaN 基板。

【請求項13】

前記シリコン基板から最も遠い最終的な積層層の前記GaN膜は、少なくとも2.5µ mの厚さである、請求項12に記載のGaN基板。

【請求項14】

前記最終的な積層層の前記GaN膜は、少なくとも4µmの厚さである、請求項<u>13</u>に 記載のGaN基板。

【請求項15】

40

30

10

20

前記シリコン基板の前記上面に最も近い第1の積層層が前記ボイドを埋める、請求項<u>1</u>2に記載のGaN基板。

【請求項16】

第2の積層層は、前記第1の積層層よりも低い貫通転位密度を有し、前記第2の積層層は、前記第1の積層層と比較して前記シリコン基板の前記上面からさらに遠い、請求項<u>1</u>5に記載のGaN基板。

【請求項17】

前記複数の積層層は、3つの積層層のみである、請求項11に記載のGaN基板。

【請求項18】

前記複数の積層層は、4つの積層層のみである、請求項11に記載のGaN基板。

【請求項19】

請求項<u>11</u>に記載のGaN基板において、前記シリコン基板から最も遠い最終的な積層 層上に形成されたトランジスタであって、

前記アモルファス膜の厚みは2nmから10nmである、トランジスタ。

【発明の詳細な説明】

【技術分野】

[0001]

本開示は、一般的に窒化ガリウム(GaN)基板に関し、より特定的には、本開示は、 シリコン上にGaN基板を作製するための方法に関する。

【背景技術】

[0002]

10

ハンドギャップの広い半導体は、高電圧用途のための能動素子を作製するために広く用 いられている。ヘテロ接合電界効果トランジスタ(HFET)(高電子移動度トランジス タ(HEMT)とも呼ばれる)として知られる半導体構造の一種は、高性能パワーエレク トロニクス用トランジスタを実現するために、バンドギャップの広い半導体を用いている 。一例では、バンドギャップの広いHFET装置は、高電圧スイッチングパワーコンバー タにおけるスイッチング素子として用いられ得る。

【 0 0 0 3 】

G a N は、特に関心が生じているバンドギャップの広い半導体の一例である。たとえば、A I G a N / G a N H F E T s は、より広いバンドギャップおよび高電子飽和速度を 20 有し、これらがともに高電圧動作を可能にするため、パワーエレクトロニクス用に有望で ある。しかし、G a N 基板を形成する際の難しさおよび費用により、G a N 系装置の特定 の市場への応用は限定されている。

[0004]

GaN基板は、典型的には、バルクGaNウェハを製造する費用および難しさのため、 別の基板上にGaN膜を成長させることにより製造される。たとえば、炭化珪素(SiC)またはサファイア(Al₂O₃)ウェハが、GaN基板用のハンドルウェハとして用いら れ得る(すなわち、GaN膜がハンドルウェハ上に堆積される)。しかし、サファイアは 熱伝導体として不十分であり、パッケージ化中に問題を提起する可能性があり、SiCウ ェハはいまだ非常に高価である。さらに、いずれの種類のウェハも、より直径の小さなウ ェハのみしか入手できず、より大きな直径で可能なスケールメリットがなくなる。 【0005】

30

GaN基板を作るための別の選択肢は、低価で、大きな直径で入手できるシリコンハンドルウェハを用いることである。さらに、シリコンウェハには、パッケージ化に必要なバックエンド研磨およびラッピングが十分に開発されている。しかし、GaNとシリコンとの間に大きな格子不整合および大きな熱的不整合があるため、シリコン(Si)基板上に直接GaNを確実に成長させることは困難となり得る。代わりに、シリコン上にクラックのないGaNをエピタキシャル成長させるには、成長中および成長後の反りおよび歪みを最小化するために、大がかりなバッファ層設計が必要となり得る。さらに、高電圧用途(たとえば、600V超)では2.5µmを超えるバッファ層、さらに、(たとえば、1,000V用途の場合)4µmまでのバッファ層が必要となり得る。

40

本発明のいくつかの実施形態のさまざまな局面、特徴、および利点が、以下の図面とと もに提示される、以下のより具体的な説明により明らかになるであろう。

[0007]

本発明の非限定的かつ非網羅的な実施形態を以下の図を参照して説明し、特に明記され なければさまざまな図を通して同じ参照番号は同じ部分を指す。

【図面の簡単な説明】

[0008]

【図1】本発明のある実施形態に従うGaN基板を作製する際に用いられる、<111> 50

結晶方位に沿って露出した表面を有するシリコンウェハの例を示す図である。

【図2】本発明のある実施形態に従うウェハの上面上に結晶性酸化アルミニウムA1,00、 の膜を有するGaN基板の作製の段階での基板を示す図である。

(4)

【図3】本発明のある実施形態に従うA1。〇。膜下にアモルファス膜を有するGaN基板 の作製の別の段階での基板を示す図である。

【図4】本発明のある実施形態に従うA1N膜の上部にGaN膜が成長された後のGaN 基板の作製のさらに別の段階での基板を示す図である。

【図5】本発明のある実施形態に従うHFET形成に好適な表面を形成するために、いく つかのより多くのGaNおよびA1N膜の交互配置された層が成長された後のGaN基板 の作製のさらに別の段階での基板を示す図である。

【図6】本発明のある実施形態に従うトランジスタおよび他の装置を形成するのに好適と なり得るGaN基板を作製するプロセスの例のフローチャートを示す図である。 【発明を実施するための形態】

[0009]

以下の説明では、本発明の完全な理解を与えるため、数多くの具体的な詳細を述べる。 しかしながら、本発明を実践するのに具体的な詳細を用いる必要がないことが当業者には 明らかであろう。他の事例では、本発明を曖昧にすることを回避するため、周知の材料ま たは方法を詳細に説明していない。

20 この明細書を通じて、「一実施形態」、「ある実施形態」、「一例」、または「ある例 」に対する参照は、実施形態または例と関連して説明される特定的な特徴、構造、または 特性が本発明の少なくとも一実施形態に含まれることを意味する。したがって、「一実施 形態において」、「ある実施形態において」、「一例」、または「ある例」という、この 明細書を通じてさまざまな場所に現われる文言は、必ずしも同じ実施形態または例をすべ て指しているわけではない。さらに、特定的な特徴、構造、または特性は、1つ以上の実 施形態または例において任意の好適な組合せおよび/または副次的組合せで組合されても よい。特定的な特徴、構造、または特性は、集積回路、電子回路、組合せ論理回路、また は記載の機能性を提供する他の好適な構成要素に含まれてもよい。さらに、ここで与えら れる図は当業者への説明目的のためのものであり、図面は必ずしも縮尺通りに描かれてい るわけではないことが認められる。

[0011]

図1から図5は、HFETsなどのトランジスタを作製する際に用いるのに好適となり 得る、GaN基板を作るための図6に図示するプロセスの例のさまざまな段階でのGaN 基板を図示する。フローチャート600(図6)のブロックを、図1から図5ならびにい くつかの処理操作および工程の例について、以下に説明する。図1から図5に示す基板お よび構造の特徴、形状、および割合は、請求項に対して限定的ではない。さらに、以下の 説明は一例であり、請求項に対して限定的でないことが理解されるべきである。

[0012]

GaN基板の作製の初期段階を示す図1に示すように、ウェハ100は、上面104お よび底面102を含む。図1に示す例においては、ウェハ100は、<111>シリコン ウェハである。この例において、ウェハ100が<111>シリコンウェハであるのは、 上面104および底面102が、ウェハを形成する結晶シリコンの<111>結晶方位を 露出しているためである。以下に説明するように、ウェハ100は、GaN膜(図示せず)を成長させるためのハンドルウェハとして用いられ得る。たとえば、GaN膜(図示せ ず)は、ウェハ100の上面104または中間層の上に成長され得る。ウェハ100は、 たとえば、500μmと1,000μmとの間の典型的な厚さであり得るが、他の厚さも 用いられ得る。

[0013]

ここで、GaN基板の作製中の段階後の基板200を図示する図2を参照すると、酸化 アルミニウム (Al₂O₃) 膜 2 0 2 は、ウェハ100の上面104と接している。一例に 50

10

30

おいては、A1₂О3膜202は、サファイア基板の表面と同様の表面を設けるため、サフ ァイア基板用に開発されたプロセスの再使用が可能となり得る。さらに、Al₂O₃膜20 2 は、次の膜成長のためのシード層としても作用し得る。たとえば、A1₂O₃膜202は 、次の窒化アルミニウム(A1N)膜のためのシード層となり得る。別の例においては、 A 1 2 0 3 膜 2 0 2 は、シリコンウェハの < 1 1 1 > 表面に整合する c 軸方位を有し得る (いずれも六角形である)。結晶性Al,O3膜202は、5nmから50nmであり得る。 一例においては、結晶性A12O3膜202は約5nmである。

(5)

[0014]

さらに示すように、図2は、ウェハ100の上面104(図1)上に結晶性A1₂O3膜 202が成長された後のウェハ100を図示する。一例においては、Al,O3膜202は 、A1,0,膜202がウェハ100の直接表面上となるように、分子線エピタキシ(MB E)ツールおよびMBEプロセスを用いて成長される。具体的には、MBEはより低い温 度での堆積を可能にするため、シリコンの酸化が防止され得る。A1₂O3膜202を堆積 する間の真空度をより高くすることも、シリコンの酸化の防止に役立ち得る。化学気相成 長(CVD)プロセスおよびツールなどの他のツールおよびプロセスも、 A 1,0,1 膜 2 0 2を形成するために用いられ得る(Al,O,膜202とウェハ100のシリコン表面との 間に介在層が存在してもしなくてもよい)。

[0015]

ー例においては、A1,0、膜202とウェハ100との間の格子不整合のため、ウェハ 20 100がA1₂O₃膜202に引っ張り応力をかけ得る。A1₂O₃膜202中に形成される 転位は、初期の引っ張り応力を和らげ、歪みを低減し得る。以下にさらに説明するように 、A1。○₃膜202の上部に追加的なGaN膜層を成長させてもよく、この場合、A1。 O₃膜202に圧縮応力がかかり、ウェハ100において初期の引っ張り応力を緩和し、 歪みを制限することに寄与する。

[0016]

ー例においては、結晶性Al,O3膜202はウェハ100と直接接してもよい。すなわ ち、ウェハ100の上面104とA1, О3膜202との間に介在する膜が存在しない。こ れは、たとえば、結晶性A1。O₃膜202の形成前にウェハ100の表面の酸化を防止す るような方法でAl₂O₃膜202が堆積された場合などに当てはまり得る。一実施形態に おいては、半導体装置200は、応力を緩和したり、別の目的で、シリコンウェハ100 とAl。O3膜202との間に中間層(図示せず)が形成できるような特別な方法で処理さ れてもよい。たとえば、ウェハ100が結晶性Al₂O₃膜202と接する場合、酸化珪素 アルミニウムの層が応力を和らげるために形成され得る。

[0017]

ここで、GaN基板の作製中の段階後の基板300を図示する図3を参照し、本発明の 実施形態に従って、アモルファス膜302がウェハ100とAl,O3膜304との間に形 成される。一例においては、アモルファス膜302は、ウェハ100およびAl,の、膜か らアルミニウム、珪素、および酸素(A1SiO)を含む。いくつかの例においては、ボ イド306が形成され、元の成長した状態のAl₂O₃膜202の表面トポロジーを変更し 、A1₂〇₃膜304を形成し得る。具体的には、ボイド306は、消滅プロセスを通して 転位密度を減少させることを可能とし得る。一部のボイド306の底面は、アモルファス A1SiO膜302を露出させ得るが、すべてのボイドがアモルファスA1SiO膜30 2を露出させなければならないわけではない。さらに、A1N膜308がA1,0,膜30 4およびアモルファス膜302の露出した部分上に形成されている。他の例においては、 アモルファス膜302はボイドなしで形成され得る。さらに、いくつかの場合、A1N膜 308は、ボイド306の底面で露出しているアモルファス膜302の部分上には形成さ れなくてもよい。

[0018]

ー例においては、高温アニール中、Al₂〇₃膜304とウェハ100との間にアモルフ ァス膜302が形成され得るが、高温アニールによっても、Al₂O₃膜304がたまり、

10

30

アモルファス膜302の一部を露出させ得るボイド306が形成され得る。ボイド306 は、A1,0,膜304の表面上への次の膜堆積および/または後の過成長により埋められ 、貫通転位を他の貫通転位に巻き戻らせることにより、後に形成されるGaN膜における 貫通転位消滅を促進し得る。別の例においては、ボイド306は、転位が、割れの生じ得 る基板表面まで進むことから逸らし得る。ボイド306がA1,03膜304中に形成され ても、A1,O,膜304の領域は結晶構造を維持し得る。

(6)

[0019]

ー例においては、アモルファス膜302はAl₂O₃膜304とウェハ100との間の応 力を和らげ得る。アモルファス膜302の厚さは、ウェハ100の温度および、ウェハ1 00がその温度で保持される時間により制御され得る。一例においては、アモルファス膜 302は、800 と低い温度で形成が開始され得る。アモルファス膜302の典型的な 厚さは2nmから10nmである。ある場合では、アモルファス膜302は2nmの厚さ である。

[0020]

プロセスの例においては、ボイド306およびA1SiOアモルファス膜302がプロ セス中に形成され、有機金属気相成長(MOCVD)ツールでA1。〇。膜304上に初期 A

1 N 膜 3 0 8 を成長させる。 A

1 N 膜 3 0 8 を成長させる第 1 の工程は、 A

1 N 膜 3 0 8 を成長させる前にA1,O3膜304の表面から異物を除去する高温アニールであり得る 。たとえば、この高温アニールは、5分から20分間、約850 から950 であり得 る。この高温アニールの間、ボイド306およびアモルファス膜302が形成され得る。 A 1 N 膜 3 0 8 を 作 る た め の 製 法 例 は、 A 1 ₂ O ₃ 膜 3 0 8 上 に A 1 N 薄 膜 を 形 成 す る 室 化 物形成プロセスから始まる。次に、低温A1N膜が、MOCVDチャンバ中で(アンモニ ア) NH3を窒素源として用い、トリメチルアルミニウム(TMA)をアルミニウム源と して用いて形成され得る。すなわち、TMAは、NH。からの窒素と表面で核形成するア ルミニウムを与え、約550 から650 の温度でA1N膜を形成する。一旦A1N膜 が形成されると、温度は約1分から5分間、1050 と高く昇温され、AlNを結晶化 させ得る。一例では、A1N膜308は、たとえば、約20nmの厚さであり得るが、厚 さは、10nmと200nmとの間でもあり得る。

[0021]

図4は、GaN基板の作製中の段階後の基板400を図示する。図3について上述した A 1 N 膜 3 0 8 と G a N 膜 4 0 2 とを含む第 1 の積層層が形成されている。図 4 に図示す るように、A1,0,膜304からのボイドはGaN膜402の表面中にいまだ存在してい る。しかし、ボイドのサイズは大幅に縮小されている。さらに、貫通転位404がGaN 膜402中、特に、A1₂〇₃膜304中のボイドの上方の領域中に見られ得る。 [0022]

A 1 N 膜は、A 1 N 膜が第 1 の積層層の一部であれば、A 1 ₂O ₂膜および露出したアモ ルファス膜上に成長され得る。次の積層層は、先の積層層のGaN膜上に成長させたA1 N 膜を有し得る。 A 1 N 膜は、ブロック604 について上に説明したように成長され得る 。代替的には、異なる温度、成長速度、およびV/III比を有する他のプロセスが用い られ得る。たとえば、第1の積層層(A1N膜がA1。О₃膜および露出したアモルファス 膜上に形成される場合)は、高温プロセスにより形成され得るA1N膜を含むが、次の積 層層中に用いられる次のA1N膜の層は、第1の積層層のA1N膜に用いられた製法より も低いピーク温度を用いるプロセス製法を用いてもよい。他の例として、後に成長される A1N膜のための製法は、結晶化または窒化物形成工程を省略してもよい。各積層層のA 1 N 膜は、たとえば、約20nmの厚さであり得るが、厚さは10nmと200nmとの 間でもあり得る。

[0023]

A1N膜が成長された後、GaN膜がA1N膜上に成長される。たとえば、MOCVD ツールを用いてGaN膜を成長させてもよい。製法の一例は、温度1030 、圧力10 0 T o r r s、 V / I I I I 比(たとえば、トリメチルガリウム(T M G A)に対するNH

10

20

₃の比)約2000、および成長速度2μm/hrを含み得る。いくつかの場合において は、A1N膜の成長に使用されるMOCVDチャンバと同じものを、ツールからウェハを 取り出さずにGaN膜に用いてもよい。他の場合においては、A1N膜およびGaN膜に 別々のツールを用いてもよい。複数の積層層の各々におけるGaN膜は、500nmから 50,000nmの厚さであり得る。最終的なGaN膜は、高電圧(たとえば、600V 超)装置に対応するために数ミクロンの厚さであり得る。

【0024】

(図3について上述した) A 1 2 O 3 膜中のボイドの形成のため、第1の積層層のG a N 膜は完全結晶としては成長しない。代わりに、このG a N 膜は、比較的高密度の転位、特に貫通転位などの欠陥を有する。 A 1 2 O 3 中のボイド上のG a N 膜中の領域は、特に高い貫通転位密度を有し得る。少なくとも2つ(たとえば、2、3、4、5つ以上)の積層層の後、A 1 G a N / G a N H F E T などのトランジスタ(または他の装置)が、最上積層層のG a N 膜中に形成され得る。この最上G a N 膜は、形成される装置の特定の種類に好適な厚さを有し得る。たとえば、高電圧(たとえば、600 V 超)装置を形成するのであれば、少なくとも2.5 μ m の最上G a N 膜の厚さが望ましい。さらに高い電圧(たとえば、1000 V)装置を形成するのであれば、4 μ m の最上G a N 膜厚が必要となり得る。

【0025】

図5は、GaN基板の作製中の別の段階後の基板500を図示する。3つの追加的な積層層が成長されている。具体的には、AlN膜502およびGaN膜504の積層層と、AlN膜506およびGaN膜508の積層層と、AlN膜510およびGaN膜512 の積層層とが成長されている。見られるように、貫通転位密度は、各次の積層層毎にGa N膜中で減少している。同様に、Al₂O₃膜302からのボイドは、各追加的な積層層毎 に縮小する。GaN膜512の上面514は、AlGaN/GaN HFETなどのトラ ンジスタ(または他の装置)を形成するために好適であり得る。 【0026】

少なくとも2つ(たとえば、2、3、4、5つ以上)の積層層の後、AlGaN/Ga NHFETなどのトランジスタ(または他の装置)が、最上積層層のGaN膜中に形成 され得る。この最上GaN膜は、形成される装置の特定の種類に好適な厚さを有し得る。 たとえば、高電圧(たとえば、600V超)装置を形成するならば、少なくとも2.5µ mの最上GaN膜の厚さが望ましい。さらに高い電圧(たとえば、1000V)装置を形 成するならば、4µmの最上GaN膜厚さが必要となり得る。さらに、GaN膜512は 貫通電位を全く有さないように図示されているが、これは、一部のまたはすべての以前の 積層層と比較して、GaN膜512が向上した貫通転位密度を有することを表わしている

[0027]

第1のGaN膜の厚さに依存して、ボイドのうち1つ以上がGaN膜の表面上にいまだ 存在してもよい。しかし、追加的な積層層が成長されるにつれ、ボイド上の領域は、単に 第2の積層層の後でさえ、高率の貫通転位消滅を有し得る。すなわち、各積層層のGaN 膜は、以前の積層層のGaN膜よりも低い貫通転位密度を有し得る。したがって、いくら かの数の積層層の後、GaN膜は平坦であり得(ボイドは表面上に目視できない)、貫通 転位密度は許容レベルであり得る。さらに、単一のより厚い層の代わりに複数の積層層を 用いることによって、いくつかの転位線が表面まで鉛直に進み、クラックを形成すること から方向転換され得る。

【0028】

したがって、上述の新たなバッファ層はサファイア基板のように作用し得、サファイア に対して開発されたエピタキシャルプロセスを容易に移行することができる。バッファ層 は、サファイア基板を用いるよりも安価となり得るGaN基板を可能にする。とりわけ、 A1₂O₃上のGaN膜の成長は、(GaNがシリコン上に直接成長されるとき、応力工学 に用いられる層の組合せに依存して、GaN膜が引っ張りまたは圧縮性のいずれかとなり 10

20



得る場合と異なって)連続的な圧縮応力下となり得る。GaNの圧縮応力は、基板の冷却 中のシリコンとGaNとの間の熱的不整合によって発生する引っ張り応力を補償し得る。 この補償は、クラックのないGaN膜、高電圧用途のより厚いGaN膜、および、6イン チまたは8インチのシリコン基板へのより容易な移行につながり得る。 【0029】

図6は、GaN基板を作るプロセスの例のフローチャート600を示す。ブロック602において、<111>>シリコンウェハが上面上のAl₂O₃膜とともに得られる。ブロック603において、アモルファス層がSiウェハとAl₂O₃との間の界面で形成される。 プロック604においては、ボイドが、たとえば、高温アニールを用いてAl₂O₃膜中に 形成される。プロック606においては、複数の積層層が形成される。各積層層は、Al N膜の上部にGaN膜を含む。

【0030】

要約書に記載されるものを含む、図示される本発明の例の上記説明は、網羅的であるこ と、または開示される正確な形態への限定を意図されるものではない。発明の特定の実施 形態および例が本明細書中で例示の目的のために記載されたが、本発明のより広い意図お よび範囲から逸脱することなく、さまざまな均等の変形例が可能である。実際に、厚さ、 材料、処理操作などの具体例は説明の目的のために与えられるものであり、本発明の教示 に従う他の実施形態、例およびプロセスでは他の厚さ、材料、処理操作なども用いてもよ いことが認められる。

[0031]

上記の詳細な説明に照らして、発明の例にこれらの変形をなすことができる。以下の請 求項で用いられる用語は、明細書および請求項に開示される特定の実施形態に発明を限定 するものと解釈されてはならない。むしろ、その範囲全体は、確立された請求項解釈の原 則に従って解釈されるべき以下の請求項によって定められるべきものである。したがって 、本明細書および図は、制限的というよりはむしろ例示的なものとしてみなされるべきで

ある。

【符号の説明】

[0032]

100 ウェハ、104,514 上面、102 底面、202,304 Al₂O₃膜 、200 半導体装置、300,400,500 基板、306 ボイド、404 貫通 転位、402,504,508,512 GaN膜、308,502,506,510 AlN膜

10







FIG. 3



(9)





フロントページの続き

- (72)発明者 ジョン・ピィ・エドワーズ
 アメリカ合衆国、07044 ニュー・ジャージー州、ベロナ、サンセット・アベニュ、140
 (72)発明者 リュウ・リンリン
 - アメリカ合衆国、08844 ニュー・ジャージー州、ヒルズバラ、ノーツ・ドライブ、12

審査官 長谷川 直也

(56)参考文献 特開2000-164510(JP,A) 特開2004-051446(JP,A) 国際公開第2011/055774(WO,A1) 特開2003-128500(JP,A) 特開2003-224071(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 1 8 - 2 1 / 3 1、2 1 / 3 3 7 - 2 1 / 3 3 8、 2 1 / 3 4 - 2 1 / 3 6 5、2 1 / 4 6 9、 2 1 / 8 4 - 2 1 / 8 6、2 7 / 0 9 5、2 9 / 7 7 8、 2 9 / 8 0 - 2 9 / 8 1 2、3 3 / 0 0、 C 2 3 C 1 6 / 0 0 - 1 6 / 5 6、 C 3 0 B 1 / 0 0 - 3 5 / 0 0