This project is to implement a combination lock on the FPGA board using VHDL language and finite state machine. There are some possible solutions are provided to address the problems including debounce, random number generation and combination check.
此项目为开源SCH库和PCB库，采用Altium Designer软件设计
包括（原理图库、元器件库、3D库）。希望大家都可以来贡献一份自己的力量。让SCH库和PCB库，更完善。
一个从零开始写的极简、非常易懂的RISC-V处理器核。
该库为凌蒙派RK3568开发板的OpenHarmony gitee仓，由福州市凌睿智捷电子有限公司出品
一个为esp8266和esp32设计的简单易用Arduino配网库，可通过api配置WiFi网络，支持GET和POST请求配置，可通过微信小程序配网(小程序名：配网库) , 可通过默认网页配置WiFi网络，可自定义配网页面，可通过OTA网页升级程序固件。
我在2021年设计了这台机器，电路来自德国爱好者的开源，因为种种原因，它被雪葬了3年，今天我把它开源出来，方便爱好者制作它。
西门子S7系列PLC数据简单管理工具。使用s7netplus库进行数据操作，详见https://github.com/S7NetPlus/s7netplus。
MCUProg是一款基于pyocd+PySide6的MUC烧录上位机软件
